[发明专利]能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法

权利要求书

1.一种能抑制电磁干扰的电流模式逻辑缓冲装置，包含：

一第一电流模式逻辑缓冲器，具有两个第一输入端口，该第一电流模式逻辑缓冲器响应所述两个第一输入端口接收的一第一差分输入信号而产生一第一时钟信号；

一第二电流模式逻辑缓冲器，具有两个第二输入端口，该第二电流模式逻辑缓冲器响应所述两个第二输入端口接收的一第二差分输入信号而产生一第二时钟信号，且该第二差分输入信号较该第一差分输入信号延迟一时间差；

一第三电流模式逻辑缓冲器，具有两个第三输入端口，该第三电流模式逻辑缓冲器响应所述两个第三输入端口接收的一第三差分输入信号而产生一第三时钟信号，且该第三差分输入信号较该第二差分输入信号延迟该时间差；以及

两个输出端口，接收该第一时钟信号、该第二时钟信号及该第三时钟信号并输出一全时钟信号。

2.如权利要求1所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一差分输入信号、该第二差分输入信号及该第三差分输入信号来自一高速传输接口传送装置中的串化器。

3.如权利要求1所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一电流模式逻辑缓冲器包括：

两个第一负载电阻，分别连接至一电压供应端；

两个第一晶体管，每一所述第一晶体管的漏极分别连接所述第一负载电阻其中之一以及所述输出端口其中之一，且每一所述第一晶体管的栅极分别连接所述第一输入端口其中之一；以及

一第一电流源，其连接至所述两个第一晶体管的源极，以提供一第一偏压电流。

4.如权利要求3所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第二电流模式逻辑缓冲器包括：

两个第二负载电阻，分别连接至该电压供应端；

两个第二晶体管，每一所述第二晶体管的漏极分别连接所述第二负载电阻其中之一以及所述输出端口其中之一，且每一所述第二晶体管的栅极分别连接所述第二输入端口其中之一；以及

一第二电流源，其连接至所述两个第二晶体管的源极，以提供一第二偏压电流。

5.如权利要求4所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第三电流模式逻辑缓冲器包括：

两个第三负载电阻，分别连接至该电压供应端；

两个第三晶体管，每一所述第三晶体管的漏极分别连接所述第三负载电阻其中之一以及所述输出端口其中之一，且每一所述第三晶体管的栅极分别连接所述第三输入端口其中之一；以及

一第三电流源，其连接至所述两个第三晶体管的源极，以提供一第三偏压电流。

6.如权利要求5所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一时钟信号、该第二时钟信号及该第三时钟信号的电压准位比等于该第一偏压电流、该第二偏压电流及该第三偏压电流的比值。

7.如权利要求1或6所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该第一时钟信号、该第二时钟信号及该第三时钟信号的电压准位比为1:2:1。

8.如权利要求1所述的能抑制电磁干扰的电流模式逻辑缓冲装置，其中该时间差为该全时钟信号的周期的1/10。

9.一种能抑制电磁干扰的信号产生方法，用于一电流模式逻辑缓冲装置，该信号产生方法包含：

接收一第一差分输入信号，响应该第一差分输入信号而产生一第一时钟信号；

在经过每一时间差后，接收一第二差分输入信号，响应该第二差分输入信号而产生一第二时钟信号；以及

接收该第一时钟信号及该第二时钟信号，以输出一全时钟信号。

10.如权利要求9所述的能抑制电磁干扰的信号产生方法，其中该第一差分输入信号及该第二差分输入信号来自一高速传输接口传送装置中的串化器。