[发明专利]线路板及其制作方法

说明书

本发明提供一种线路板及其制作方法，线路板包括基板、图案化导电层、图案化绝缘层、导电端子以及虚设端子。图案化导电层，位于基板上。图案化绝缘层，位于基板上且至少覆盖部分的图案化导电层。导电端子，位于图案化导电层上且具有第一顶面。虚设端子，位于图案化导电层上且具有第二顶面。第一顶面与基板之间具有第一高度，第二顶面与基板之间具有第二高度，且第一高度大于第二高度。

技术领域

本发明涉及一种电子元件及其制作方法，尤其涉及一种线路板及其制作方法。

背景技术

在线路板的制作方法中常会用到电镀制程。然而，在电镀制程中，跳镀或漏镀(skip plating)常会造成线路板的良率降低。

发明内容

本发明提供一种线路板及其制作方法，其具有较佳的良率。

本发明的线路板包括基板、图案化导电层、图案化绝缘层、导电端子以及虚设端子。图案化导电层，位于基板上。图案化绝缘层，位于基板上且至少覆盖部分的图案化导电层。导电端子，位于图案化导电层上且具有第一顶面。虚设端子，位于图案化导电层上且具有第二顶面。第一顶面与基板之间具有第一高度，第二顶面与基板之间具有第二高度，且第一高度大于第二高度。

在本发明的一实施例中，导电端子与虚设端子彼此电性分离。

在本发明的一实施例中，基板具有第一表面。图案化导电层位于基板的第一表面上。导电端子于第一表面上的投影面积与虚设端子于第一表面上的投影面积的总和与第一表面的表面积的比为大于或等于10％且小于100％。

在本发明的一实施例中，导电端子于第一表面上的投影面积与第一表面的表面积的比为大于或等于1％且小于或等于5％。

在本发明的一实施例中，图案化绝缘层具有第三顶面，第三顶面与基板之间具有第三高度，且第三高度大于第二高度。

在本发明的一实施例中，导电端子于第一表面上的投影面积小于虚设端子于第一表面上的投影面积。

在本发明的一实施例中，虚设端子的最大厚度大于图案化导电层的厚度。

在本发明的一实施例中，第一顶面的表面粗糙度小于第二顶面的表面粗糙度。

在本发明的一实施例中，一顶面的表面粗糙度基本上相同于第二顶面的表面粗糙度。

本发明的线路板的制作方法包括以下步骤。提供基板。形成图案化导电层于基板上。图案化导电层包括接点区及陪镀区。形成图案化绝缘层于基板上，以至少覆盖部分的图案化导电层。形成电镀种子层于图案化绝缘层上，且覆盖部分的图案化导电层。形成电镀罩幕层于电镀种子层上。电镀罩幕层具有电镀开口及陪镀开口，电镀开口对应于接点区，且陪镀开口对应于陪镀区。形成电镀层于电镀开口及陪镀开口内。移除电镀罩幕层及部分的电镀种子层，以形成对应于接点区的导电端子及对应于陪镀区的虚设端子。

在本发明的一实施例中，于形成电镀种子层之前，接点区及陪镀区彼此电性分离。于形成电镀种子层的步骤之后且于移除部分的电镀种子层的步骤之前，接点区及陪镀区彼此电性连接。导电端子与虚设端子彼此电性分离。

在本发明的一实施例中，图案化导电层的陪镀区包括多个条状结构。

在本发明的一实施例中，图案化导电层的陪镀区包括块状结构。

在本发明的一实施例中，基板具有第一表面，且图案化导电层形成于基板的第一表面上。电镀开口的开口面积与陪镀开口的开口面积的总和与第一表面的表面积的比为大于或等于10％且小于100％。

在本发明的一实施例中，电镀开口的开口面积与第一表面的表面积的比为大于或等于1％且小于或等于5％。