[发明专利]一种逻辑控制电路、及射频通信装置

权利要求书

1.一种逻辑控制电路，其特征在于，包括用于输入第一逻辑信号的第一输入端、用于输入第二逻辑信号的第二输入端、用于输出第三逻辑信号的输出端、译码电路、及沿触发脉冲电路，

所述沿触发脉冲电路被设置为根据所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态，输出相应逻辑状态的第四逻辑信号至所述译码电路；

所述译码电路被设置为根据所述第四逻辑信号，对所述第一逻辑信号和所述第二逻辑信号进行译码处理，得到所述第三逻辑信号输出至所述输出端。

2.根据权利要求1所述的逻辑控制电路，其特征在于，所述沿触发脉冲电路还被设置为在检测到所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态发生翻转时，在设定时长内将所述第四逻辑信号由无效逻辑状态切换为有效逻辑状态。

3.根据权利要求2所述的逻辑控制电路，其特征在于，所述有效逻辑状态为高电平；

所述沿触发脉冲电路包括第一延迟电路、第二延迟电路、第一异或门、第二异或门、及或门，

所述第一延迟电路被设置为对所述第一逻辑信号进行延迟所述设定时长的处理，得到延迟的第一逻辑信号；

所述第二延迟电路被设置为对所述第二逻辑信号进行延迟所述设定时长的处理，得到延迟的第二逻辑信号；

所述第一异或门被设置为对所述第一逻辑信号和所述延迟的第一逻辑信号进行异或逻辑运算，得到第一异或结果；

所述第二异或门被设置为对所述第二逻辑信号和所述延迟的第二逻辑信号进行异或逻辑运算，得到第二异或结果；

所述或门被设置为对所述第一异或结果和所述第二异或结果进行或逻辑运算，得到所述第四逻辑信号。

4.根据权利要求2所述的逻辑控制电路，其特征在于，在所述第四逻辑信号为有效逻辑状态的情况下，所述译码电路被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行译码处理得到的第三逻辑信号的逻辑状态，与对所述第一逻辑信号和所述第二逻辑信号进行译码处理得到的第三逻辑信号的逻辑状态相同；在所述第四逻辑信号为无效逻辑状态的情况下，所述译码电路被设置为输出指定逻辑状态的第三逻辑信号。

5.根据权利要求4所述的逻辑控制电路，其特征在于，所述指定逻辑状态为低电平，所述有效逻辑状态为高电平；

所述译码电路包括或非门，所述或非门被设置为对所述第一逻辑信号、所述第二逻辑信号、及所述第四逻辑信号进行或非处理，得到所述第三逻辑信号输出至所述输出端。

6.根据权利要求4所述的逻辑控制电路，其特征在于，所述指定逻辑状态为高电平，所述有效逻辑状态为高电平；

所述译码电路包括或门，所述或门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行或逻辑处理，得到所述第三逻辑信号输出至所述输出端。

7.根据权利要求4所述的逻辑控制电路，其特征在于，所述指定逻辑状态为低电平，所述有效逻辑状态为低电平；

所述译码电路包括与门，所述与门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行与逻辑处理，得到所述第三逻辑信号输出至所述输出端。

8.根据权利要求4所述的逻辑控制电路，其特征在于，所述指定逻辑状态为高电平，所述有效逻辑状态为低电平；

所述译码电路包括与非门，所述与门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行与非逻辑处理，得到所述第三逻辑信号输出至所述输出端。

9.一种射频通信装置，其特征在于，所述射频通信装置包括射频开关、及根据权利要求1至8中任一项所述的逻辑控制电路，所述逻辑控制电路被设置为根据所述第三逻辑信号控制所述射频开关的选通状态。