[发明专利]一种功耗自动调节时域比较器

说明书

本发明公开了一种功耗自动调节时域比较器，具体包括：比较控制信号、第一输入信号、第二输入信号、电平输出端、计数值输出端、第一与非门、第二与非门、正向输入缓冲器链、反相输入缓冲器链和计数器。本发明的时域比较器电路，不仅可以比较两个输入信号的相对大小，同时可提供两个输入信号的绝对大小信息；同时，该比较器电路的功耗可随两个输入信号的相对差值大小自动调节。

技术领域

本发明属于集成电路技术领域，特别涉及一种功耗自动调节时域比较器。

背景技术

目前，主要的模拟/数字转换器(A/D Converter，ADC)主要有闪烁型ADC(FlashADC)、流水线型ADC(Pipeline ADC)、逐次逼近型ADC(SAR ADC)、Delta-Sigma ADC及混合结构ADC。其中，逐次逼近型ADC由于其具有低功耗、中等分辨率及中等转换速度等优点，特别适用于便携式设备、医疗电子、可穿戴设备、无线传感器等低功耗应用领域。比较器作为SARADC的核心模块之一，尤其是高精度、低功耗的比较器在应用市场上有着重要的应用前景。

传统的SAR ADC中，其比较器通常采用电压域的比较器，这种结构的比较器的功耗由对噪声要求最严格的比较周期决定，而在整个SAR转换周期中，比较器的功耗几乎保持恒定。因此，在对噪声要求不高的比较周期中，造成了较大的功耗浪费。

发明内容

基于此，本发明针对传统SAR ADC中电压域比较器功耗较高的问题，提供了一种功耗自动调节时域比较器。

本发明所述的一种功耗自动调节时域比较器，其特征在于，包括：比较控制信号、第一输入信号、第二输入信号、电平输出端、计数值输出端、第一与非门、第二与非门、正向输入缓冲器链、反相输入缓冲器链和计数器；其中：所述正向输入缓冲器链(B1)和所述反相输入缓冲器链(B2)均由N个二输入信号控制的缓冲器级联组成，N为正整数；其中：

所述二输入信号控制的缓冲器，含有：三个PMOS管：第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)；三个NMOS管：第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3)；其中：

所述第一PMOS管(MP1)的源极及所述第三PMOS管(MP3)的源极与参考电源(VDD)耦接，所述第一PMOS管(MP1)的栅极与第一控制信号(Vp)耦接，所述第一PMOS管(MP1)的漏极与所述第二PMOS管(MP2)的源极耦接，所述第二PMOS管(MP2)的栅极及所述第一NMOS管(MN1)的栅极与所述二输入信号控制的缓冲器的输入端(in)耦接，所述第一NMOS管(MN1)的源极及所述第三NMOS管(MN3)的源极与地(Gnd)耦接，所述第二PMOS管(MP2)的漏极、所述第一NMOS管(MN1)的漏极、所述第三PMOS管(MP3)的栅极及所述第二NMOS管(MN2)的栅极耦接，所述第三PMOS管(MP3)的漏极及所述第二NMOS管(MN2)的漏极与所述二输入信号控制的缓冲器的输出端(out)耦接，所述第三NMOS管(MN3)的栅极与所述二输入信号控制的缓冲器的第二控制信号(Vn)耦接，所述第二NMOS管(MN2)的源极与所述第三NMOS管(MN3)的漏极耦接；