[发明专利]金属互连结构及其形成方法

说明书

本发明涉及一种形成金属互连结构的方法，包括以下步骤：沉积第一金属层；在第一金属层的连接区沉积氮化钽层，并使氮化钽层的表面上的至少部分氮化钽为体心立方结构；在氮化钽层的表面沉积钽层，钽层中的金属钽为α相钽；以及在钽层上沉积第二金属层。

技术领域

本发明涉及一种形成金属互连结构的方法，该方法可以降低金属互连的接触电阻，同时提高金属互连结构的可靠性。

背景技术

在半导体集成电路领域，常常需要在集成电路片上沉积金属薄膜，并通过光刻技术形成布线，将互相隔离的元件按照一定的要求互连形成所需的电路。为满足集成电路互连(Interconnect)工艺的要求，互连金属需要有较低的电阻率，已形成与元器件的良好的低欧姆接触。另外，互连金属材料的粘附性也需要满足一定要求，以便于沉积和光刻加工形成布线。

传统的集成电路金属互连材料是铝。但随着半导体制造技术的发展，以铝为材料的金属互连结构由于存在信号延迟等方面的局限性，已经逐渐被铜互连结构所取代。铜具有较低的电阻率且不容易发生电迁移，可有效降低信号的延迟。但是，铜在硅(Si)或二氧化硅(SiO2)中极易扩散。在采用铜互连工艺的半导体器件中，铜的扩散效应会导致器件的某些性能不能满足产品的需求。因此，需要在铜表面设置扩散阻挡层以防止铜扩散对元器件造成的不良影响。

发明内容

本发明所要解决的技术问题是提供一种形成金属互连结构的方法，该方法可以降低金属互连的接触电阻，同时提高金属互连结构的可靠性。

本发明为解决上述技术问题而采用的技术方案是提供一种形成金属互连结构的方法，包括以下步骤：沉积第一金属层；在所述第一金属层的连接区沉积氮化钽层，并使所述氮化钽层的表面上的至少部分氮化钽为体心立方结构；在所述氮化钽层的表面沉积钽层，所述钽层中的金属钽为α相钽；以及在所述钽层上沉积第二金属层。

在本发明的一实施例中，在所述第一金属层的连接区形成氮化钽层，并使所述氮化钽层的表面上的至少部分氮化钽为体心立方结构的步骤包括：使用氩等离子工艺轰击所述氮化钽层的表面，使得被轰击出来的氮和钽重新在所述氮化钽层的表面结合成体心立方结构。

在本发明的一实施例中，所述氩等离子工艺的条件为：直流源功率100-40,000W，交流偏压大于0且小于或等于1000W，射频线圈功率100-5000W，时间1-20s。

在本发明的一实施例中，在所述第一金属层的连接区形成氮化钽层，并使所述氮化钽层的表面上的至少部分氮化钽为体心立方结构的步骤包括：配比所述氮化钽层中氮和钽的原子数比为0.25:1至3:1。

在本发明的一实施例中，沉积第一金属层之后还包括：形成贯通到所述第一金属层的通孔，所述通孔暴露所述连接区；以及在所述通孔的侧壁沉积所述氮化钽层。

在本发明的一实施例中，所述第一金属层和第二金属层的材料包括铜或钨。

本发明的另一方面提供一种金属互连结构，包括第一金属层和连接所述第一金属层的第二金属层，其中所述第二金属层和所述第一金属层的连接区具有阻挡层，所述阻挡层包括氮化钽层和钽层，所述氮化钽层面向所述钽层的表面上的至少部分氮化钽为体心立方结构，所述钽层中的金属钽为α相钽。

在本发明的一实施例中，所述氮化钽层中氮和钽的原子数比为0.25:1至3:1。

在本发明的一实施例中，所述第二金属层位于贯穿到所述第一金属层的通孔中，且所述第二金属层与所述通孔侧壁之间也具有氮化钽层和钽层。

在本发明的一实施例中，所述第一金属层和第二金属层的材料包括铜或钨。

本发明的另一方面提供一种半导体器件，包括如上述的金属互连结构。

在本发明的一实施例中，所述半导体器件为存储器件或逻辑器件。