[发明专利]三维半导体存储器器件及其制造方法

说明书

公开了一种三维半导体存储器器件及其制造方法。所述方法包括：在衬底上顺序地形成牺牲图案和源极导电层，在所述源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构，形成穿透所述模具结构的多个垂直结构，形成穿透所述模具结构的沟槽，在所述沟槽的侧壁上形成牺牲隔离物，移除所述牺牲图案以形成水平凹陷区，移除所述牺牲隔离物，以及形成填充所述水平凹陷区的源极导电图案。

相关申请的交叉引用

本申请要求于2018年5月21日在韩国知识产权局提交的韩国专利申请No.10-2018-0057878的优先权，其全部内容通过引用并入本文。

技术领域

本发明构思涉及半导体存储器器件，并且更具体地，涉及具有三维布置的存储器单元的三维半导体存储器器件及其制造方法。

背景技术

为了满足客户所需的高性能和低制造成本，半导体器件已经高度集成。由于半导体器件的集成是决定产品价格的重要因素，因此特别要求高集成度。典型的二维或平面半导体存储器器件的集成主要由单位存储器单元占据的面积决定，使得其受形成精细图案的技术水平的极大影响。然而，增加图案精细度所需的极其昂贵的处理设备可能对增加二维或平面半导体存储器器件的集成度设置实际限制。为了克服这些限制，已经提出了具有三维布置的存储器单元的三维半导体存储器器件。

发明内容

本发明构思的一些实施例提供具有增强的电气特性的三维半导体存储器器件。

本发明构思的一些实施例提供具有提高的可靠性的三维半导体存储器器件。

根据本发明构思的一些示例性实施例，一种制造三维半导体存储器器件的方法可以包括：在衬底上顺序地形成牺牲图案和源极导电层；在源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构；形成多个垂直结构，其穿透所述模具结构；形成沟槽，其穿透所述模具结构；形成牺牲隔离物，其在所述沟槽的侧壁上；移除牺牲图案来形成水平凹陷区；移除所述牺牲隔离物；以及形成填充水平凹陷区的源极导电图案。

根据本发明构思的一些示例性实施例，一种制造三维半导体存储器器件的方法可以包括：在衬底上顺序地形成牺牲图案和源极导电层；在源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构；形成多个垂直结构，其包括穿透所述模具结构的垂直半导体图案和数据存储层；形成穿透所述模具结构的沟槽；在所述沟槽的侧壁上形成牺牲隔离物；移除牺牲图案以形成水平凹陷区；移除数据存储器层的一部分以暴露垂直半导体图案的侧壁，其中，数据存储器层的所述一部分暴露于水平凹陷区；选择性地移除牺牲隔离物；在移除所述牺牲隔离物之后执行表面处理工艺；以及形成填充所述水平凹陷区的源极导电图案。

根据本发明构思的一些示例性实施例，三维半导体器器件可以包括：电气结构，其包括多个堆叠在衬底上的栅电极；位于所述衬底和所述电极结构之间的第一源极导电图案；垂直半导体图案，其穿透所述电极结构和所述第一源极导电图案；以及数据存储图案，其在所述垂直半导体图案与所述电极结构之间延伸，其中所述垂直半导体图案包括邻近所述第一源极导电图案的凹陷区，并且其中，所述第一源极导电图案突出到凹陷区中。

附图说明

图1示出了显示根据本发明构思的示例性实施例的三维半导体存储器器件的单元阵列的简化电路图。

图2示出了显示根据本发明构思的示例性实施例的三维半导体存储器器件的平面图。

图3示出了沿着图2的线I-I’截取的截面图。

图4示出了图3的源极结构SC的平面图。

图5示出了图3的擦除控制栅电极EGE、接地选择栅电极GGE、以及单元栅电极CGE的平面图。

图6A示出了图3的A部分的放大视图。

图6B示出了图6A的AA部分的放大视图。