[发明专利]半导体元件及其制作方法有效
申请号: | 201910419208.X | 申请日: | 2019-05-20 |
公开(公告)号: | CN111969104B | 公开(公告)日: | 2023-09-12 |
发明(设计)人: | 郭致玮;王明俊;曾译苇;赖育聪;廖俊雄 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H10N50/01 | 分类号: | H10N50/01;H10N50/80;H10N50/10;H10B61/00 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 及其 制作方法 | ||
1.一种制作半导体元件的方法,其特征在于,包含:
形成磁性隧道结(magnetic tunneling junction,MTJ)于基底上;
形成第一金属间介电层环绕该磁性隧道结;
形成蚀刻停止层于该第一金属间介电层上;
形成第二金属间介电层于该蚀刻停止层上;
形成第一图案化硬掩模镶嵌于该第二金属间介电层内;
形成第二图案化硬掩模于该第一图案化硬掩模以及该第二金属间介电层上;
进行第一蚀刻制作工艺以形成一接触洞于该第二金属间介电层内并暴露出该蚀刻停止层;
进行第二蚀刻制作工艺去除该第一图案化硬掩模;
进行第三蚀刻制作工艺去除该蚀刻停止层以及该第一金属间介电层并暴露出该磁性隧道结;
形成一金属内连线于该接触洞内;
其中,所述方法另包含:
形成该第二图案化硬掩模于该第一图案化硬掩模上;
进行第四蚀刻制作工艺去除部分该第二金属间介电层以形成通孔;以及
进行该第一蚀刻制作工艺去除部分该第二金属间介电层以形成该接触洞,其中该接触洞包含沟槽以及该通孔;
于形成该第一金属间介电层前形成衬垫层于该磁性隧道结旁;以及
将四氯化硅与氨气反应以形成该衬垫层。
2.如权利要求1所述的方法,其中该第一图案化硬掩模包含氮化钛。
3.如权利要求1所述的方法,其中该第二蚀刻制作工艺包含:
进行湿式清洗制作工艺以去除该第一图案化硬掩模;以及
在该湿式清洗制作工艺后进行处理制作工艺去除副产物。
4.如权利要求3所述的方法,其中该湿式清洗制作工艺包含利用过氧化氢去除该第一图案化硬掩模。
5.如权利要求3所述的方法,其中该处理制作工艺包含利用氮气去除副产物。
6.如权利要求1所述的方法,其中该第三蚀刻制作工艺包含利用四氟化碳去除该蚀刻停止层以及该第一金属间介电层并暴露出该磁性隧道结。
7.如权利要求1所述的方法,另包含于形成该接触洞之前形成金属氧化层于该第二金属间介电层内。
8.如权利要求7所述的方法,其中该金属氧化层包含氧化铝。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910419208.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种洗涤设备
- 下一篇:一种可信服务方法、装置、设备及存储介质