[发明专利]高速芯片间通信用多电平驱动电路

权利要求书

1.一种信号发生器，其特征在于，所述信号发生器包括：

并行设置的多个驱动器分片，每个驱动器分片具有一数字驱动器输入和一驱动器分片输出，所述多个驱动器分片运作为响应于一发送时钟信号，在多线路总线的一条线路上产生一信号，所述信号的信号电平由所述数字驱动器输入决定，其中，每个驱动器分片包括：

多个具有第一端和第二端的电阻性元件，每个所述电阻性元件的第一端连接于所述驱动器分片输出；以及

对于每个所述电阻性元件，还具有与该电阻性元件的第二端连接的电压切换电路，该电压切换电路设置为将所述电阻性元件的第二端选择性地连接至由至少两个恒电压节点组成的一组恒电压节点中的相应恒电压节点，所述电压切换电路由所述数字驱动器输入控制；

一公共输出节点，将所述多个驱动器分片的所述驱动器分片输出连接至所述线路；以及

一相位补偿器，用于通过对所述发送时钟信号进行相位调节来对所述线路上产生的信号进行信号传播偏斜的预补偿。

2.如权利要求1所述的信号发生器，其特征在于，还包括与每个所述驱动器分片相连的禁用电路，通过对所述驱动器分片的选择性禁用对所述信号发生器的输出阻抗进行调节。

3.如权利要求1所述的信号发生器，其特征在于，还包括预驱动器切换电路，该预驱动器切换电路运作为将相应驱动器分片的数字输入选择性地连接至一组驱动器输入源中的一个驱动器输入源，所述一组驱动器输入源至少包括一主节拍和一延迟节拍。

4.如权利要求3所述的信号发生器，其特征在于，还包括数字延迟电路，用于从所述主节拍生成所述延迟节拍。

5.如权利要求4所述的信号发生器，其特征在于，所述数字延迟电路包括一先进先出缓冲器。

6.如权利要求3所述的信号发生器，其特征在于，还包括所述延迟节拍和所述驱动器分片之间的数字逆变电路。

7.如权利要求3所述的信号发生器，其特征在于，所述一组驱动器输入源还包括一静态输入，且每个所述驱动器分片运作为当连接至所述静态输入时产生一静态信号。

8.如权利要求1所述的信号发生器，其特征在于，所述一组驱动器输入源包括一提前节拍，且所述主节拍相对于所述提前节拍延迟一个发送间隔。

9.一种信号发生器的操作方法，其特征在于，所述方法包括：

将输入符号提供至多个驱动器分片；

通过将与所述多个驱动器分片中的相应驱动器分片连接的相应电阻性元件选择性地连接至选自一组恒电压节点的相应恒电压节点来响应于一发送时钟信号在连接至所述多个驱动器分片的多线路总线的一条线路上产生一信号，该恒电压节点的选择基于数字驱动器输入；以及

对所述发送时钟信号进行相位调节，以对所述线路上产生的所述信号相对于所述多线路总线的至少一条其他线路的信号传播偏斜进行预补偿。

10.如权利要求9所述的方法，其特征在于，基于连接至所述信号发生器的传输信道的信道特性来启用所述多个驱动器分片中的一个子集的驱动器分片。

11.如权利要求9所述的方法，其特征在于，所述输入符号包括主符号值流和延迟符号值流。

12.如权利要求11所述的方法，其特征在于，还包括选择性地将所述多个驱动器分片中的每个驱动器分片的数字驱动器输入连接至所述主符号值流和延迟符号值流中的一个。

13.如权利要求11所述的方法，其特征在于，所述延迟符号值流相对于所述主符号值流延迟一个发送间隔。

14.如权利要求11所述的方法，其特征在于，所述延迟符号值流相对于所述主符号值流反转。

15.如权利要求11所述的方法，其特征在于，所述输入符号还包括提前符号值流，所述提前符号值流获取自输入符号值流，并使得所述主符号值流相对于所述提前符号值流延迟一个发送间隔。