[发明专利]PLL电路

说明书

本发明提供PLL电路。一个实施方式的PLL电路具有用于能够更加适当地设定LC‑VCO的FV特性的构造。该PLL电路(1)具有电压控制振荡器、相位比较器、电荷泵、环路滤波器、设定电压控制振荡器的FV特性的FV特性调整部。电压控制振荡器具有表示控制信号与频率之间的关系的FV特性，依照该FV特性输出与供给的控制信号对应的频率的振荡信号。相位比较器检测输入信号与来自电压控制振荡器的控制信号的相位差。电荷泵输出与相位差对应地增减的修正电压值。环路滤波器输出与修正电压值的变动对应地增减的控制电压值。FV特性调整部根据修正电压值的平均值，生成FV特性控制信号。

技术领域

本发明涉及PLL电路。

背景技术

一般而言，PLL(Phase Locked Loop：锁相环)电路具有相位比较器、电荷泵、环路滤波器(Loop filter)和电压控制振荡器(Voltage Controlled Oscillator，以下，记作“VCO”)，由它们构成环路。PLL电路用作输出振荡信号的频率合成器，所述振荡信号具有使输入的振荡信号的频率成为常数倍的频率。此外，PLL电路能够将嵌入于在CDR(Clock DataRecovery：时钟数据恢复部)装置中输入的数字信号中的时钟恢复。

PLL电路如下动作。当对电压控制振荡器输入控制电压值时，从电压控制振荡器输出具有与该控制电压值对应的频率的振荡信号。从电压控制振荡器输出的振荡信号或者通过对该振荡信号进行分频而获得的信号作为反馈振荡信号输入到相位比较器。此外，除了该反馈振荡信号以外，也将其他输入信号(振荡信号或者数字信号)输入到相位比较器。在相位比较器中检测输入信号与反馈振荡信号之间的相位差，向电荷泵输出表示该检测出的相位差的相位差信号。

在输入有相位差信号的电荷泵中，电流在环路滤波器与该电荷泵之间流过，使得该相位差信号所表示的相位差缩小。环路滤波器包含通过来自电荷泵侧的电荷移动(充电电流)或者向电荷泵侧的电荷移动(放电电流)来增减电荷蓄积量的电容元件，维持相当于电荷泵的输出侧电压值的电荷蓄积量。环路滤波器向电压控制振荡器输出相当于该电荷蓄积量的控制电压值。当将从环路滤波器输出的控制电压值输入到电压控制振荡器时，从电压控制振荡器输出具有与该控制电压值对应的频率的振荡信号。

在具有如上所述的环路的PLL电路中，从环路滤波器向电压控制振荡器输出的控制电压值收敛为某个值，使得由相位比较器检测出的相位差变小。从电压控制振荡器输出具有输入的振荡信号的频率成为常数倍的频率的振荡信号，或者，在将嵌入于输入的数字信号中的时钟恢复后将其输出。

作为电压控制振荡器，存在各种类型的振荡器。其中，LC-VCO包含电感器和电容器，利用这些电感器和电容器的谐振现象，输出具有与输入的控制电压值对应的频率的振荡信号。当与其他类型的电压控制振荡器进行比较时，LC-VCO的抖动少。因此，在10Gbps以上的频率的情况下，在具有各种类型的电压控制振荡器中，LC-VCO的使用是不可缺少的。

当与其他类型的电压控制振荡器进行比较时，在LC-VCO中，输出振荡信号的频率的变化相对于控制电压值的变化较小。在LC-VCO中，决定输出振荡信号的频率(F)与控制电压值(V)之间的关系的FV特性依赖于电容器的电容值。此外，输入到LC-VCO的控制电压值的范围是有限的，当控制电压值超出该范围时，输入输出之间的频率的比例关系不成立。

但是，传输的信号的频率有时由于扩频(Spread Spectrum，以下，记作“SS”)而随时间发生变动。在信号的频率为恒定的情况下，从该信号放射的电磁波的能量集中于该频率，因此，电磁干扰(Electro Magnetic Interference、以下，记作“EMI”)成为问题。与此相对，如果利用SS有意地调制信号的频率，则从该信号放射的电磁波的能量的频带变宽，峰值变小。能够利用SS减少EMI的问题。在信号的比特率较高的情况或传输距离较长的情况下，优选利用SS来调制信号的频率。作为利用SS来进行的频率的调制度，有时要求±1.0％以上。