[发明专利]一种半导体器件的形成方法

说明书

本发明实施例提供了一种半导体器件的形成方法。在本发明实施例中，通过采用多层材料堆叠形成的硬掩膜层，使得在光刻形成第一堆叠结构及第二堆叠结构的过程中，不同的堆叠结构上方的硬掩膜层的厚度差较小。并且在去除所述硬掩膜层后，第一堆叠结构和第二堆叠结构的高度基本相同，隔离层的上表面高于所述第一堆叠结构和第二堆叠结构的层间绝缘层的上表面。由此，能够提高半导体器件的数据保留能力和耐久性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体制造工艺的不断发展，半导体器件的集成度越来越高，半导体器件的特征尺寸也逐渐缩小。然而，半导体器件的数据保留能力和耐久性还需要提高。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件的形成方法，能够提高半导体器件的数据保留能力和耐久性。本发明实施例所述的半导体器件的形成方法包括：

提供半导体衬底，所述半导体衬底包括依次叠置的有源区基底、浮栅材料层、层间绝缘层、控制栅材料层以及硬掩膜层，其中，所述硬掩膜层包括依次叠置的第一材料层、第二材料层以及第三材料层；

刻蚀部分所述硬掩膜层，以形成具有间隔排列的图案的硬掩膜层；

以所述硬掩膜层为掩膜，依次刻蚀所述控制栅材料层、所述层间绝缘层以及所述浮栅材料层，以在所述半导体衬底的单元区形成相互分立的多个第一堆叠结构和多个第二堆叠结构，多个所述第一堆叠结构和多个所述第二堆叠结构之间形成多个第一凹槽；

形成填充所述第一凹槽的隔离层；

刻蚀所述硬掩膜层，以露出所述第一堆叠结构和所述第二堆叠结构中的控制栅材料层；

在所述控制栅材料层上形成金属硅化物层；

其中，在所述以所述硬掩膜层为掩膜，依次刻蚀所述控制栅材料层、所述层间绝缘层以及所述浮栅材料层的工艺过程中，对所述第三材料层的刻蚀速率大于对所述第二材料层的刻蚀速率。

进一步地，所述第一材料层、所述第二材料层以及所述第三材料层的厚度依次增大。

进一步地，所述第一材料层的材料为氧化硅；所述第二材料层的材料为氮化硅；所述第三材料层的材料为氧化硅。

进一步地，所述刻蚀所述硬掩膜层包括：

形成第一停止层，所述第一停止层覆盖所述第一堆叠结构、所述第二堆叠结构和所述隔离层；

形成覆盖所述第一停止层的第二停止层；

刻蚀去除所述单元区的所述第二停止层，以露出所述第一停止层；

采用湿法刻蚀去除所述单元区的所述第一停止层和所述硬掩膜层的第三材料层；

刻蚀所述单元区的硬掩膜层中的所述第二材料层，以露出所述第一材料层；

刻蚀所述单元区的硬掩膜层中的所述第一材料层，以露出所述第一堆叠结构和所述第二堆叠结构中的控制栅材料层。

进一步地，所述刻蚀去除所述单元区的所述第二停止层具体为，采用湿法刻蚀工艺刻蚀所述第二停止层具体为，所述湿法刻蚀工艺对所述第二停止层的刻蚀速率大于对所述第一停止层的刻蚀速率。

进一步地，所述第一停止层具体为采用高温氧化法形成的氧化硅，所述第二停止层为氮化硅。

进一步地，所述采用湿法刻蚀去除所述单元区的所述第一停止层和所述硬掩膜层的第三材料层具体为，所述湿法刻蚀工艺对所述第一停止层的刻蚀速率大于对所述隔离层的刻蚀速率，所述湿法刻蚀工艺对所述第一停止层的刻蚀速率大于对所述第二材料层的刻蚀速率。