[发明专利]RRAM存储单元的制备方法及RRAM存储单元在审

专利信息
申请号: 201910426621.9 申请日: 2019-05-22
公开(公告)号: CN110165051A 公开(公告)日: 2019-08-23
发明(设计)人: 高建峰;李俊峰;李俊杰;刘卫兵;王文武 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L45/00 分类号: H01L45/00
代理公司: 北京兰亭信通知识产权代理有限公司 11667 代理人: 赵永刚
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 硬掩膜层 存储单元 阻变层 刻蚀 介质层 底电极层 顶电极层 去除 预制 制备 边缘损伤 垂直下方 互连工艺 图形化 硬掩膜 沉积 衬底 覆盖
【权利要求书】:

1.一种RRAM存储单元的制备方法,其特征在于,包括:

在衬底上从下至上依次形成底电极层、阻变层、顶电极层、第一硬掩膜层和第二硬掩膜层;

图形化所述第二硬掩膜层,依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层,并去除剩余的第二硬掩膜层;

以剩余的第一硬掩膜层为硬掩膜,刻蚀所述顶电极层,得到顶电极;

沉积第一介质层,所述第一介质层覆盖所述剩余的第一硬掩膜层的侧壁和所述顶电极的侧壁、所述剩余的第一掩膜层的表面以及所述阻变层露出的表面;

刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层,并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层;

去除所述剩余的第一硬掩膜层,以形成一预制器件;

对所述预制器件完成剩余互连工艺。

2.根据权利要求1所述的方法,其特征在于,采用CVD工艺、ALD工艺或者PVD工艺沉积第一介质层。

3.根据权利要求1所述的方法,其特征在于,所述第一介质层的厚度不小于2nm。

4.根据权利要求1所述的方法,其特征在于,所述第一介质层的材料包括SiN、HfO2、HrZrO、HrAlO、Al2O3和SiO2中的任意一种。

5.根据权利要求1所述的方法,其特征在于,采用自对准刻蚀工艺刻蚀覆盖于所述阻变层露出的表面的第一介质层及其垂直下方位置的阻变层和底电极层,并刻蚀覆盖于所述剩余的第一硬掩膜层的表面的第一介质层。

6.根据权利要求1所述的方法,其特征在于,所述对所述预制器件完成剩余互连工艺的步骤包括:

沉积第二介质层,以覆盖所述预制器件的表面;

在沉积有所述第二介质层的所述预制器件的表面填充第三介质层,以充满所述预制器件表面的空隙,并形成平滑的表面;

对所述第三介质层和所述第二介质层进行刻蚀,以露出所述预制器件的顶电极。

7.根据权利要求1所述的方法,其特征在于,所述方法还包括:

在沉积第一介质层之后,在刻蚀所述阻变层露出的表面覆盖的第一介质层及其下方相同位置的阻变层和底电极层,并刻蚀所述剩余的第一硬掩膜层的表面覆盖的第一介质层之前,对所述第一介质层进行退火处理。

8.根据权利要求1所述的方法,其特征在于,所述底电极层的材料包括Ta、Ti、TaN和TiN中的任意一种。

9.根据权利要求1所述的方法,其特征在于,所述阻变层包括层叠设置的HfO2介质层和TaOx薄膜,所述TaOx薄膜设置在所述顶电极层和所述HfO2介质层之间。

10.一种RRAM存储单元,其特征在于,包括:

衬底;

在所述衬底上从下至上依次堆叠设置的底电极、阻变层以及顶电极;

其中,所述顶电极的两侧分别具有介质层,所述介质层的侧壁与所述阻变层和所述底电极的侧壁平齐。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910426621.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top