[发明专利]使用列折叠和挤压的稀疏矩阵的矩阵乘法加速

权利要求书

1.一种用于执行稀疏矩阵乘法(SMM)指令的处理器，所述处理器包括：

取出和解码电路系统，用于取出具有用于指定第一矩阵、第二矩阵和输出矩阵的位置的字段的SMM指令并对其进行解码，所述第二矩阵是稀疏矩阵，所述取出电路系统进一步用于将所述第一矩阵的元素和所述第二矩阵的元素从其位置取出并存储到寄存器堆中；以及

执行电路系统，响应于经解码的SMM指令而通过利用尚待处理的非零元素替换一个或多个零值元素来紧缩存储在所述寄存器堆中的所述第二矩阵，被替换的元素中的每个元素进一步包括用于标识其在所述第二矩阵内的逻辑位置的字段，并且所述执行电路系统进一步用于：针对所述第一矩阵的行M和列K处的每个非零元素，生成所述非零元素与所紧缩的第二矩阵的行K和列N处的每个相应非零元素的乘积，并且将每个所生成的乘积与所述输出矩阵的行M和列N处的相应元素的前一值进行累加。

2.如权利要求1所述的处理器，其中，针对所述第二矩阵的每个行K，所述执行电路系统用于判定所述行是否包含任何零值元素，并且如果是，则判定所述行是否包含尚待从所述零值元素处进行处理的任何非零元素，并且如果是，则针对具有尚待处理的非零元素的每个零值元素，将所述非零元素折叠到所述零值元素中。

3.如权利要求1所述的处理器，其中，针对所述第二矩阵的每个列N，所述执行电路系统用于判定所述列是否包含任何零值元素，并且如果是，则判定后一列的P个元素中的任何一个是否是非零值，并且针对所述后一列中具有非零元素的每个零值元素，将所述非零元素挤压到所述零值元素中。

4.如权利要求1所述的处理器，其中，存储在所述寄存器堆中的所述元素中的每个元素包括用于指定其是否具有零值的字段，并且其中，所述执行电路系统将在判定所述元素是否具有零值时使用所述字段。

5.如权利要求1至4中任一项所述的处理器，其中，所述执行电路系统用于避免生成具有零值的元素的任何乘积。

6.如权利要求1至4中任一项所述的处理器，其中，所述执行电路系统包括具有(X×Y)个处理单元的处理阵列，其中，X小于M且Y小于N，所述执行电路系统在多个时钟周期上迭代地使用所述处理阵列以执行与具有(M×N)个处理单元的实际物理阵列相同的处理。

7.如权利要求1至4中任一项所述的处理器，其中，所述执行电路系统包括具有(X×Y)个处理单元的处理阵列，其中，X小于M且Y小于N，所述执行电路系统用于级联所述处理阵列的多个实例以执行与具有(M×N)个处理单元的实际物理阵列相同的处理。

8.一种用于执行稀疏矩阵乘法(SMM)指令的系统，所述系统包括：

存储器；

取出和解码电路系统，用于取出具有用于指定第一矩阵、第二矩阵和输出矩阵的位置的字段的SMM指令并对其进行解码，所述第二矩阵是稀疏矩阵，所述取出电路系统进一步用于将所述第一矩阵的元素和所述第二矩阵的元素从所述存储器取出并存储到寄存器堆中；以及

执行电路系统，响应于经解码的SMM指令而通过利用尚待处理的非零元素替换一个或多个零值元素来紧缩存储在所述寄存器堆中的所述第二矩阵，被替换的元素中的每个元素进一步包括用于标识其在所述第二矩阵内的逻辑位置的字段，并且所述执行电路系统进一步用于：针对所述第一矩阵的行M和列K处的每个非零元素，生成所述非零元素与所紧缩的第二矩阵的行K和列N处的每个相应非零元素的乘积，并且将每个所生成的乘积与所述输出矩阵的行M和列N处的相应元素的前一值进行累加。

9.如权利要求8所述的系统，其中，针对所述第二矩阵的每个行K，所述执行电路系统用于判定所述行是否包含任何零值元素，并且如果是，则判定所述行是否包含尚待从所述零值元素处进行处理的任何非零元素，并且如果是，则针对具有尚待处理的非零元素的每个零值元素，将所述非零元素折叠到所述零值元素中。