[发明专利]非易失性存储器存抑制

说明书

本公开的发明名称是“非易失性存储器存抑制”。一种半导体设备的一实施例可包含技术以确定存储器上的存储器操作是否可避免，并且如果确定存储器操作可避免，则抑制存储器操作。其它实施例被公开和要求权利。

技术领域

实施例一般地涉及存储器系统。更具体地，实施例涉及非易失性存储器（NVM）存（store）抑制。

背景技术

存储器装置可包含易失性存储器介质和/或NVM介质。对于一些存储器介质，与读操作相比写操作可花费更多时间和/或消耗更多能量。一些NVM介质可具有能在各个位置执行的有限数量的写操作。

附图说明

实施例的各种优点通过阅读以下说明书和所附权利要求以及通过参考以下附图，将对本领域技术人员变得显而易见，附图中：

图1是根据一实施例（an embodiment）的电子处理系统的示例的块图（blockdiagram）；

图2是根据一实施例的半导体设备的示例的块图；

图3A到3C是根据一实施例的控制存储器的方法的示例的流程图；

图4是根据一实施例的电子处理系统的另一示例的块图；

图5A到5B是根据一实施例的电子处理系统的另一示例的块图；以及

图6是根据一实施例的电子处理系统的另一示例的块图。

具体实施方式

在本文中描述的各种实施例可包含存储器组件和/或到存储器组件的接口。此类存储器组件可包含易失性存储器和/或非易失性存储器。非易失性存储器可以是存储介质，其不要求功率来维持由该介质存的数据的状态。在一个实施例中，存储器装置可包含块可寻址存储器装置，诸如基于NAND或NOR技术的那些存储器装置。存储器装置还可包含未来一代非易失性装置，诸如：三维（3D）交叉点存储器装置或其它字节可寻址就地写（write-in-place）非易失性存储器装置。在一个实施例中，存储器装置可以是或可包含使用硫系玻璃、多阈值电平（multi-threshold level）NAND闪速存储器、NOR闪速存储器、单电平或多电平相变存储器（PCM）、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、反铁电存储器、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器、包含金属氧化物基、氧空位基（oxygen vacancy base）和导电桥随机存取存储器（CB-RAM）的电阻存储器、或自旋转移力矩（STT）-MRAM的存储器装置、基于自旋电子磁结存储器的装置、基于磁隧道化结（MTJ）的装置、基于DW（畴壁）和SOT（自旋轨道转移）的装置、基于晶闸管（thiristor）的存储器装置、或以上任何项的组合或其它存储器。存储器装置可指管芯本身和/或封装的存储器产品。在具体的实施例中，具有非易失性存储器的存储器组件可遵守由联合电子装置工程委员会（JEDEC）颁布的一个或多个标准，诸如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或其它合适的标准（本文引用的JEDEC标准可在jedec.org上得到）。