[发明专利]一种碳化硅MOS器件及其制备方法

说明书

本发明公开了一种碳化硅MOS器件及其制备方法，包括：对碳化硅外延片的上表面进行第一次氧化处理，得到第一氧化层，并在所述第一氧化层的上表面沉积高介电常数介质层；对由碳化硅外延片和高介电常数介质层构成的层叠结构进行退火处理；在退火处理之后的高介电常数介质层的上表面制备栅电极，得到碳化硅MOS器件。本发明引入高介电常数材料作为介质层，高介电常数材料通过沉积的方式层叠在碳化硅外延片上，得到的介质层的厚度比较均匀，同时避免了氧化碳化硅时碳残余导致的碳化硅和介质层界面处的界面态较大的问题。另外，通过在高介电常数介质层和碳化硅外延片之间增加一层氧化硅，进一步有效提高了碳化硅和介质层之间的界面质量。

技术领域

本发明属于半导体器件技术领域，特别是涉及一种碳化硅MOS器件及其制备方法。

背景技术

在半导体器件的制备材料中，由于碳化硅(SiC)相较于硅(Si)具有较宽的禁带宽度(3.2eV)、较高的热导率(5.0W/cmK)、较高的电子饱和速率(2.0×10⁷cm/s)和较高的临界击穿电场(2.2MV/cm)，使其做成的器件可以经受高温、高压等恶劣条件，在功率器件中具有广泛的应用前景。

广泛使用的功率器件之一是金属氧化物半导体(MOS)场效应晶体管，其控制信号从介质层上的栅电极输入，栅电极和碳化硅外延层之间被介质层隔开，常用的介质层是氧化硅。但是氧化硅存在以下缺陷：首先，氧化碳化硅生成氧化硅的过程中，会出现来不及氧化的碳残余，这些碳残余以悬挂键和团簇形式存在，导致碳化硅和氧化硅的界面处的界面态较大；其次，氧化硅是低介电常数(3.9)的材料，在高电压下，碳化硅和氧化硅界面的氧化硅侧会出现较高的电场强度，从而限制了碳化硅器件的击穿电场；另外，碳化硅不同晶面氧化速率不同，氧化过程中存在厚度不均匀的问题。

以上缺陷极大限制了碳化硅MOS器件的性能，因此，提高碳化硅和介质层之间的界面质量以提高碳化硅MOS器件的性能是目前亟待解决的问题。

发明内容

本发明提供一种碳化硅MOS器件及其制备方法，用以解决现有碳化硅MOS器件制备工艺中因通过氧化碳化硅外延片的方式生成介质层而使得介质层和碳化硅之间的界面形态较多导致MOS器件性能受限的技术问题。

本发明解决上述技术问题的技术方案如下：一种碳化硅MOS器件的制备方法，包括：

步骤1、对碳化硅外延片的上表面进行第一次氧化处理，得到第一氧化层，并在所述第一氧化层的上表面沉积高介电常数介质层；

步骤2、对由所述碳化硅外延片和所述高介电常数介质层构成的层叠结构进行退火处理；

步骤3、在所述退火处理之后的所述高介电常数介质层的上表面制备栅电极，得到碳化硅MOS器件。

本发明的有益效果是：本发明引入高介电常数材料作为介质层，首先，高介电常数材料通过沉积的方式层叠在碳化硅外延片上，一方面得到的介质层的厚度比较均匀，另一方面，避免了氧化碳化硅时碳残余导致的碳化硅和介质层(氧化硅)界面处的界面态较大的问题。其次，高介电常数介质层通过沉积的方式层叠在碳化硅外延片表面，界面可能仍存在缺陷，通过在高介电常数介质层和碳化硅外延片之间增加一层氧化硅，有效提高了碳化硅和介质层之间的界面质量。另外，相比较传统氧化硅介质层，由于高介电常数介质层具有较高的介电常数，有利于提高碳化硅器件的击穿电场。

上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述步骤1中，所述在所述第一氧化层的上表面沉积高介电常数介质层，具体为：

采用原子层沉积法，在所述第一氧化层的上表面沉积高介电常数介质层。

本发明的进一步有益效果是：原子沉积法能够有效地获得厚度均匀、质量更好的高介电常数材料层。