[发明专利]时间码IRIG-B自适应解码装置及解码方法

权利要求书

1.一种时间码IRIG-B自适应解码装置，其特征在于，

包括输入电路；

输入电路包括：电B码输入电路和光B码输入电路；

电B码输出电路输出到光电隔离电路相连接；

光B码输出电路和光电隔离电路与信号选择电路相连接；

信号选择电路与中央处理器相连接；

电B码输入电路包括接线端子P1；

接线端子P1接收外部输入的RS485-IRIG-B码信号；

接线端子P1接U1的6脚和7脚作为信号输入，输入信号经过芯片U1将输入信号转换成TTV5V电平信号；

由芯片U1的1脚输出；

输出到芯片U3的光电隔离器件，信号隔离后，输出到芯片U4进行输入信号选择；

光B码输出电路包括光纤接收器件OPTIC-RXD1；

光纤接收器件OPTIC-RXD1对外部输入的光纤IRIG-B码信号进行光电转换；

转换后将输入信号转换成TTV5V电平信号；

光纤接收器件OPTIC-RXD1的6脚输出；

输出到芯片U4进行信号选择；

芯片U4为4路2与非门器件；

其12脚和4脚接MCU进行控制；

当芯片U4的12配置成低电平时，U4的11脚一定是常高；

此时芯片U4的4脚配置成高电平，则U4的5脚被6脚反相输出到9脚；

将两路输入信号进入芯片U3的2脚；

芯片U3将信号转换成TTL3.3V信号,由芯片U3的4脚输出；

输出后经R4进行阻抗匹配后，将这个信号命名为STM直流B码主信号；将其接入芯片U9的8脚。

2.根据权利要求1所述时间码IRIG-B自适应解码装置，其特征在于：

第一接插件P1的1脚与第一芯片U1的6脚连接；

第一接插件P1的2脚与第一芯片U1的7脚连接；

第一芯片U1的8脚连接VCC 5V A供电；

第一芯片U1的2脚连接GND-A；

第一芯片U1的3脚连接GND-A；

第一芯片U1的5脚连接GND-A；

第一芯片U1的4脚悬空；

第一芯片U1的1脚连接第三芯片U3(6N137)的3脚；

第一芯片U1的1脚连接测试点T1；

第三芯片U3的2脚连接电阻R3的2脚；

第三芯片U3的8脚连接供电VCC 5V；

第三芯片U3的8脚连接电阻R2的1脚；

第三芯片的6脚连接第四芯片U4的13脚；

第三芯片U3的7脚悬空；

第三芯片U3的5脚接地

电阻R3的1脚连接VCC 5V A供电；

电阻R2的2脚连接第三芯片U3的6脚；

光纤接收器件的2脚连接5V供电；

光纤接收器件的3脚连接地；

光纤接收器件的7脚连接地；

光纤接收器件的6脚连接第四芯片的5脚；

光纤接收器件的6脚连接测试点T3；

光纤接收器件的6脚连接电阻R6的2脚；

电阻R6的1脚连接5V供电

第四芯片U4的12脚连接第9芯片U9的14脚；

第四芯片U4的4脚连接第9芯片U9的15脚；

第四芯片U4的11脚连接第四芯片U4的10脚；

第四芯片U4的6脚连接第四芯片U4的9脚；

第四芯片U4的8脚连接第三芯片U3的2脚；

第四芯片U4的8脚连接测试点T2

第三芯片U3的5脚连接5V供电；

第三芯片U3的1脚接地；

第三芯片U3的3脚接地；

第三芯片U3的4脚接电阻R4的1脚；

电阻R4的2脚接第9芯片U9(STM32F10RE)的8脚。