[发明专利]光刻叠对校正以及光刻工艺

说明书

本发明的一些实施例揭露光刻叠对校正以及光刻工艺。根据本发明的一些实施例，一种方法包含：接收晶片；在所述晶片上方界定多个区；沿着第一方向，根据一方程式针对所述多个区的各者执行多区对准补偿；及根据所述多个补偿值，针对所述多个区的各者执行晶片对准及光刻曝光。逐区执行所述晶片对准及所述光刻曝光。

技术领域

本发明实施例涉及光刻叠对校正以及光刻工艺。

背景技术

半导体集成电路(IC)行业已经历急剧增长。IC材料及设计的技术进步已产生诸代IC，其中各代包括比前一代更小且更复杂的电路。在IC演变的过程中，功能密度(即，每芯片面积的互连装置的数目)已大致增大，而几何形状大小(即，可使用一工艺产生的最小组件(或线))已减小。尺度的这种减小通常通过增大生产效率及减小相关联成本而提供益处。

但是，尺寸的这种减小也增大了处理及IC制造的复杂性。例如，更难以减小使用先进光刻技术的光刻图案化中引起的叠对误差。

发明内容

根据本发明的一实施例，一种方法包括：接收晶片；在所述晶片上方界定多个区，其中各区包含多个场；通过沿着第一方向执行多区对准补偿而确定针对所述多个区的各者的多个补偿值；及根据所述多个补偿值针对所述多个区的各者执行晶片对准。

根据本发明的一实施例，一种方法包括：接收晶片；测量所述晶片的表面拓扑；基于所述表面拓扑测量计算拓扑变动；当所述拓扑变动小于预定值时执行单区对准补偿或当所述拓扑变动大于所述预定值时执行多区对准补偿；及根据所述单区对准补偿或所述多区对准补偿执行晶片对准。

根据本发明的一实施例，一种方法包括：接收晶片；在所述晶片上方界定第一区到第N区；针对所述第一区到所述第N区执行多区对准补偿以获得针对所述第一区的第一补偿值到针对所述第N区的第N补偿值；根据所述第一补偿值针对所述第一区执行第一晶片对准且对所述第一区上方的光刻胶层执行第一光刻曝光；及根据所述第N补偿值针对所述第N区执行第N晶片对准且对所述第N区上方的所述光刻胶层执行第N光刻曝光。

附图说明

在结合附图阅读时，从下文详细描述最佳地了解本揭露的方面。注意，根据行业中的标准实务，各种构件未按比例绘制。实际上，为了讨论的简明起见，各种构件的尺寸可任意增大或减小。

图1是表示根据本揭露的方面的光刻叠对校正方法的流程图。

图2是表示根据本揭露的方面的光刻叠对校正方法的流程图。

图3是表示根据本揭露的方面的光刻操作的流程图。

图4是根据一些实施例的光刻曝光系统的示意侧视图。

图5是根据一些实施例的晶片400的俯视图。

图6是展示拓扑变动的图表。

图7是根据一些实施例的操作126a中的晶片400的俯视图。

图8A到8C是根据一些实施例的处于操作126a中的各种制造步骤的晶片400的俯视图。

图9A到9E是根据一些实施例的处于操作126b中的各种制造步骤的晶片400的俯视图。

图10是根据一些实施例的晶片500的俯视图。

具体实施方式