[发明专利]一种IGBT结构及其制作方法

说明书

本发明涉及半导体技术领域，具体公开了一种IGBT结构，包括集电极金属，集电极金属上依次设置有第一导电类型集电极区、第二导电类型缓冲层和第二导电类型外延层，第二导电类型外延层上间隔设置有沟槽，每个沟槽的底部均设置有第一导电类型阱区，相邻两个沟槽之间的第二导电类型的外延层内设置第二导电类型载流子存储层，第二导电类型载流子存储层的表面设置第一导电类型体区，第一导电类型体区的表面设置第二导电类型源区和第一导电类型源区，沟槽的侧壁设置有导电多晶硅，沟槽的底部、导电多晶硅的表面以及第二导电类型外延层的表面均设置有绝缘介质层。本发明还公开了一种IGBT结构的制作方法。本发明提供的IGBT结构提高了可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种IGBT结构及IGBT结构的制作方法。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。为了提高非平衡载流子浓度，通常的做法是在P型体区下方设置一层高浓度N型杂质掺杂的载流子存储层，这种做法增强了漂移区的电导调制效应，减小了正向压降，并改善了正向压降和关断损耗的折中特性，但是载流子存储层会增加该区域附近的电场峰值，降低IGBT元胞的击穿电压。而为提高阳极载流子注入效果，必须要提高载流子存储层的掺杂浓度，随着载流子存储层的掺杂浓度的提高，IGBT元胞击穿电压会急剧下降。器件在正向阻断时，高浓度的载流子存储层会增大栅氧化层中的电场强度，从而降低了栅氧化层可靠性。

故而，在实际应用中为了保持器件具有一定的阻断能力，技术人员不得不增加器件漂移区的厚度，这样反而增加了正向压降，并使正向压降和关断损耗的折中特性恶化。因此亟需一种新的IGBT元胞结构，以避免载流子存储层掺杂浓度提高对IGBT元胞的击穿电压、正向阻断性能及可靠性的不利影响。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种IGBT结构及IGBT结构的制作方法，以解决现有技术中的问题。

作为本发明的第一个方面，提供一种IGBT结构，包括集电极金属，所述集电极金属上依次设置有第一导电类型集电极区、第二导电类型缓冲层和第二导电类型外延层，所述第二导电类型外延层上间隔设置有沟槽，其中，每个所述沟槽的底部均设置有第一导电类型阱区，相邻两个所述沟槽之间的所述第二导电类型的外延层内设置第二导电类型载流子存储层，所述第二导电类型载流子存储层的表面设置第一导电类型体区，所述第一导电类型体区的表面设置第二导电类型源区和第一导电类型源区，所述沟槽的侧壁设置有导电多晶硅，所述沟槽的底部、所述导电多晶硅的表面以及所述第二导电类型外延层的表面均设置有绝缘介质层，所述绝缘介质层的表面设置发射极金属层，所述发射极金属层通过所述绝缘介质层上的通孔与所述第二导电类型源区以及所述第一导电类型源区欧姆接触。

优选地，每个所述沟槽内设置有两条导电多晶硅，且两条导电多晶硅之间设置绝缘介质层。

优选地，位于同一沟槽内的两条导电多晶硅均连接栅极电位。

优选地，位于同一沟槽内的两条导电多晶硅中的一条导电多晶硅连接栅极电位，另一条导电多晶硅连接源极电位。

优选地，位于同一沟槽内的两条导电多晶硅均连接源极电位，与其相邻或间隔的沟槽内的两条导电多晶硅均连接栅极电位。

优选地，其特征在于，所述导电多晶硅与所述沟槽的侧壁之间设置有栅氧层，所述导电多晶硅设置在所述栅氧层的表面。

优选地，所述第二导电类型载流子存储层的下边界高于所述沟槽的底部。

优选地，所述第二导电类型载流子存储层内的杂质浓度范围在1e14至1e18之间。

优选地，所述沟槽的宽度的范围在0.4μm至3μm之间。