[发明专利]数据储存装置及用于存取逻辑至物理地址映射表的方法

说明书

本发明涉及一种数据储存装置及用于存取逻辑至物理地址映射表的方法。其中该数据储存装置包括：一快闪存储器、一动态随机存取存储器(DRAM)及一控制器。该快闪存储器储存一逻辑至物理地址映射(L2P)表，其划分为多个群组映射表。DRAM储存第一部分的群组映射表。控制器接收来自主机的存取指令，包括一或多个逻辑地址。控制器依据一预定置换机制将逻辑地址相应的一第二部分的群组映射表读取至DRAM以置换第一部分的群组映射表，且第二部分的各群组映射表在一存取资讯表中具有一相应栏位，包括一旗标及一存取次数。响应于第二部分的群组映射表的一特定群组映射表在存取资讯表的相应栏位不为0，控制器系将特定群组映射表排除在预定置换机制之外。

技术领域

本发明有关于一种数据储存装置，特别是有关于一种数据储存装置及用于存取逻辑至物理地址映射表的方法。

背景技术

快闪存储器装置通常分为NOR快闪装置与NAND快闪装置。NOR快闪装置为随机存取装置，而可于地址脚位上提供任何的地址，用以存取NOR快闪装置的主装置(host)，并及时地由NOR快闪装置的数据脚位上获得储存于该地址上的数据。相反地，NAND快闪装置并非随机存取，而是序列存取。NAND快闪装置无法像NOR快闪装置一样，可以存取任何随机地址，主装置反而需要写入序列的字节(bytes)的值到NAND快闪装置中，用以定义请求命令(command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(在快闪存储器中的一个写入作业的最小数据块)或一个区块(在快闪存储器中的一个抹除作业的最小数据块)。实际上，NAND快闪装置通常从存储器单元(memory cells)上读取或写入完整的数页数据。当一整页的数据从阵列读取到装置中的缓存器(buffer)后，藉由使用提取信号(strobe signal)顺序地敲出(clock out)内容，让主单元可逐字节或字组(words)存取数据。

然而，随着NAND快闪存储器的容量增加，若在控制器端的动态随机存取存储器要完整记录NAND快闪存储器的整个逻辑至物理地址映射表，动态随机存取存储器的容量需求也相当大，这会造成成本增加。若采用容量较小的动态随机存取存储器，则需要动态地置换在动态随机存取存储器中的群组映射表。传统的置换机制可能会将新读取的逻辑至物理地址映射表以置换尚未写入快闪存储器的群组映射表，除了会造成映射关系错误之外，控制器也还要重新由快闪存储器读取相应的群组映射表，这亦会造成效能的损失。

因此，需要一种数据储存装置及用于存取逻辑至物理地址映射表的方法以解决上述问题。

发明内容

本发明提供一种数据储存装置，包括：一快闪存储器，包括多个区块，用以储存数据及一逻辑至物理地址映射表，其中该逻辑至物理地址映射表划分为多个群组映射表；一动态随机存取存储器，用以储存一第一部分的这些群组映射表；以及一控制器，用以接收来自一主机的一存取指令，其中该存取指令包括一或多个逻辑地址；其中该控制器还依据一预定置换机制将该存取指令中的该一或多个逻辑地址相应的一第二部分的这些群组映射表读取至该动态随机存取存储器以置换该第一部分的这些群组映射表之至少一者，且该第二部分的各群组映射表在一存取资讯表中具有一相应栏位，且该相应栏位包括一旗标及一存取次数，其中响应于该第二部分的这些群组映射表的一特定群组映射表在该存取资讯表中的该相应栏位的该旗标或该存取次数不为0，该控制器系将该特定群组映射表排除在该预定置换机制之外。