[发明专利]一种基于AVALON总线的以太网数据传输系统及方法

权利要求书

1.一种基于AVALON总线的以太网数据传输系统的AVALON总线的以太网数据传输方法，其特征在于，包括以下步骤：

步骤1、通过Nios Ⅱ处理器控制W5500与上位机建立以太网连接；在系统初始化过程中，Nios Ⅱ处理器通过PIO核控制W5500，配置其工作模式、物理地址、IP地址、端口号、网关、掩码，使上位机和W5500建立起正常的TCP/IP网络连接；

步骤2、上位机向W5500发送数据；通过操作上位机，按照TCP/IP协议，向W5500发送信号处理模块需要处理的数据；

步骤3、Nios Ⅱ处理器从W5500接收数据；Nios Ⅱ处理器中的程序在执行过程中，不断对W5500的状态进行检测，如果接收到上位机发来的数据，立刻再将数据发送到AVALON总线，在首位数据传输之前，将一路控制信号a置有效，在末位数据传输完毕后置回无效，信号a使用与数据不同的总线地址，用于指示数据是否传输完成的状态；

步骤4、AVALON总线向FIFO Ⅰ中依次写入数据；根据AVALON总线协议，在步骤3中，NiosⅡ处理器每向AVALON总线发送一个数据avs_writedata，会产生对应的写请求信号avs_write；在FIFO Ⅰ的控制信号中，写时钟wrclk与Nios Ⅱ处理器系统时钟csi_clk相同，写使能信号wrreq由AVALON总线的写请求信号avs_write延时产生，根据异步FIFO工作特性，wrclk和wrreq同时有效时，向FIFO Ⅰ数据输入端口中写入一个数据avs_writedata，这能保证FIFO不会写入冗余数据，也能保证不会丢失数据；

AVALON总线协议中，写请求信号avs_write是伴随在数据avs_writedata输出时刻的前一时钟周期产生的，而FIFO IP核的写数据时序要求写使能信号wrreq在数据输入的同时产生，所以在上述过程中，将AVALON总线的写请求信号avs_write信号引出后，不能直接赋予FIFO Ⅰ的写使能信号wrreq，而应该先做2个时钟的延时再赋予wrreq；

步骤5、信号处理模块从FIFO Ⅰ内依次读出数据；数据全部存入FIFO Ⅰ后，FPGA片内信号处理模块读取FIFO Ⅰ中的数据，进行数据处理；信号处理模块读取FIFO Ⅰ的数据时，FIFOⅠ的读时钟rdclk与信号处理模块时钟clk相同，数据处理模块中的信号在步骤3中控制信号a的作用下，确保数据全部写入后将FIFO Ⅰ读使能信号rdreq置有效，使信号处理模块从FIFO Ⅰ中数据输出端口q读出数据至寄存器signal_data_in，直至FIFO Ⅰ被读空后停止；

步骤6、信号处理模块将处理结果数据写入FIFO Ⅱ；信号处理模块向上位机发送数据时，首先按照与步骤5的方法向FIFO Ⅱ内写入数据，在FIFO Ⅱ的控制信号中，写时钟wrclk与信号处理模块的时钟clk相同，数据处理模块中的信号wren控制FIFO Ⅱ写使能信号wrreq在需要写入数据时置有效，将数据signal_data_out依次写入FIFO Ⅱ，同时，该步骤需要在写入数据结束后产生一个周期的中断信号irq①，该中断信号指示能进行步骤7，并在步骤8中使用；

步骤7、AVALON总线从FIFO Ⅱ中依次读出数据；数据全部存入FIFO Ⅱ后，AVALON总线从FIFO Ⅱ中读取数据，发送到W5500中；在此步骤中，FIFO Ⅱ的读时钟rdclk与AVALON总线的系统时钟csi_clk相同，读使能信号rdreq由AVALON总线的读请求信号avs_read直接引出得到，两者同时有效时，FIFO Ⅱ数据输出端口输出一个数据至AVALON总线的avs_readdata；同时，该步骤需要在FIFO Ⅱ读空时由rdempty端口产生一个周期的中断信号irq②，在步骤8中使用；

步骤8、Nios Ⅱ处理器从AVALON总线接收数据；如果有数据通过AVALON总线传送到上位机时，需要执行中断操作，中断信号由步骤6中的中断信号irq①给出，在数据发送开始时触发AVALON中断信号ins_irq，指示Nios Ⅱ处理器开始进行向上位机发送数据的过程，步骤7中的中断信号irq②产生时再次触发AVALON中断信号ins_irq，指示Nios Ⅱ处理器结束进行向上位机发送数据的过程，恢复监测过程；

步骤9、W5500向上位机发送数据，W5500通过TCP/IP协议将信号处理模块处理结果的数据发送到上位机，上位机显示数据。