[发明专利]纠错码存储器安全性

权利要求书

1.一种用于纠错码(ECC)存储器安全性的存储器控制器，所述存储器控制器包括：

包括指令的机器可读介质；以及

处理电路系统，其在执行所述指令时操作以用于：

接收写入请求，所述写入请求包括数据；

计算所述数据的完整性检查值(ICV)；

执行所述写入请求包括：

将所述数据的表示写入存储器中的数据区域，所述数据区域可由主机寻址；以及

将所述ICV写入存储器中的ECC区域，所述ECC区域经由所述存储器的硬件对应于所述数据区域。

2.如权利要求1所述的存储器控制器，其中，为了执行所述写入请求，所述处理电路系统计算所述数据的ECC信息。

3.如权利要求2所述的存储器控制器，其中，为了执行所述写入请求，所述处理电路系统将所述ECC信息写入所述存储器中的第二数据区域。

4.如权利要求2所述的存储器控制器，其中，为了计算所述ECC信息，所述处理电路系统将所述ECC信息的大小限制为小于所述ECC区域。

5.如权利要求4所述的存储器控制器，其中，所述ECC信息是低密度奇偶校验(LDPC)码。

6.如权利要求4所述的存储器控制器，其中，为了执行所述写入请求，所述处理电路系统将所述ECC信息写入所述ECC区域。

7.如权利要求2所述的存储器控制器，其中，为了执行所述写入请求，所述处理电路系统：

将所述数据的表示与所述ECC信息组合成单个实体，所述单个实体是所述ICV；并且

跨所述数据区域和所述ECC区域写入所述ICV。

8.如权利要求7所述的存储器控制器，其中，为了组合所述数据的表示与所述ECC信息，所述处理电路系统应用可逆参数化混淆运算符，所述可逆参数化混淆运算符是错误保留的。

9.如权利要求1所述的存储器控制器，其中，所述数据区域是高速缓存行。

10.如权利要求1所述的存储器控制器，其中，通过设计，所述ECC区域与所述数据区域一起通过所述存储器被取回。

11.一种用于纠错码(ECC)存储器安全性的方法，所述方法包括：

接收写入请求，所述写入请求包括数据；

计算所述数据的完整性检查值(ICV)；

执行所述写入请求包括：

将所述数据的表示写入存储器中的数据区域，所述数据区域可由主机寻址；以及

将所述ICV写入存储器中的ECC区域，所述ECC区域经由所述存储器的硬件对应于所述数据区域。

12.如权利要求11所述的方法，其中，执行所述写入请求包括计算所述数据的ECC信息。

13.如权利要求12所述的方法，其中，执行所述写入请求包括将所述ECC信息写入所述存储器中的第二数据区域。

14.如权利要求12所述的方法，其中，计算所述ECC信息包括将所述ECC信息的大小限制为小于所述ECC区域。

15.如权利要求14所述的方法，其中，所述ECC信息是低密度奇偶校验(LDPC)码。

16.如权利要求14所述的方法，其中，执行所述写入请求包括将所述ECC信息写入所述ECC区域。

17.如权利要求12所述的方法，其中，执行所述写入请求包括：

将所述数据的表示与所述ECC信息组合成单个实体，所述单个实体是所述ICV；以及

跨所述数据区域和所述ECC区域写入所述ICV。