[发明专利]硅的背侧上的磁性隧道结(MTJ)集成

说明书

本发明公开了一种存储器件，其包括具有正侧和背侧的衬底，其中，第一导线在所述背侧上，并且第二导线位于所述正侧上。晶体管在所述正侧上处于所述第二导线与衬底之间。磁性隧道结(MTJ)在背侧上处于第一导线和衬底之间，其中，所述MTJ的一端通过所述衬底耦合至所述晶体管，并且所述MTJ的相对端连接至所述第一导线，并且其中，所述晶体管进一步连接至所述正侧上的第二导线。

技术领域

本公开的实施例涉及集成电路结构的领域，并且具体而言，涉及硅的背侧上的磁性隧道结(MTJ)集成的领域。

背景技术

对于过去的几十年而言，集成电路中的特征的缩放已经成为持续增长的半导体工业背后的推动力。缩放到越来越小的特征使得能够在半导体芯片的有限芯片面积上实现最大密度的功能单元。例如，缩小晶体管尺寸允许将增大数量的存储器件结合到芯片上，从而制造出具有提高的功能的产品。然而，对越来越多的功能的驱动并非不存在问题。优化每个器件的性能的必要性变得越来越重要。

非易失性嵌入式存储器(例如，具有非易失性的片上嵌入式存储器)能够实现能量和计算效率。然而，前沿的嵌入式存储器选项(例如，自旋转移矩磁阻随机存取存储器(STT-MRAM))可能在对单元的编程(写入)期间遭受高电压和高电流密度问题。STT-MRAM的密度限制可能归因于大的写入切换电流和选择晶体管要求。具体而言，由于驱动晶体管需要提供充足的自旋电流，传统STT-MRAM具有单元尺寸限制。此外，这样的存储器与常规的基于磁性隧道结(MTJ)的器件的大写入电流(>100μA)和电压(>0.7V)要求相关联。具体而言，这表现为，i)基于磁性隧道结(MTJ)的MRAM中的高写入误差率或低速切换(超过20ns)，以及因磁性隧道结中的隧道电流而引起的可靠性问题。

因而，在基于MTJ的非易失性存储阵列中仍然需要显著的改进。

附图说明

图1示出了用于STT-MRAM的两端子1T-1MTJ(磁性隧道结)位单元。

图2A示出了根据本公开的一个实施例的包括具有MOBS的1T-1MTJ MRAM位单元的集成电路。

图2B示出了根据本公开的一个实施例的用于基于GSHE自旋轨道矩(SOT)切换的1T-1MTJ位单元的典型材料堆叠体。

图2C是图2B的器件的顶视图。

图2D是示出了由金属中的SOT决定的自旋电流和电荷电流的方向的SOT电极的截面图。

图3更详细地示出了根据本公开的一个实施例的包括具有MOBS的1T-1MTJ MRAM位单元的存储器件。

图4是根据本公开的一个实施例的具有MOBS的1T-1MTJ MRAM位单元的截面图的布局的顶视图。

图5是具有MOBS的1T-1MTJ MRAM位单元的沿图4的线截面线AA的截面图。

图6是根据一个实施例的与传统MTJ相比的1T-1MTJ MRAM位单元的写入能量-延迟状况的曲线图。

图7是根据一个实施例的具有MOBS的1T-1MTJ MRAM位单元和传统MTJ的可靠写入时间的曲线图。

图8是表示根据本文公开的实施例的制造具有MOBS的1T-1MTJ存储器件的方法中的各种操作的流程图。

图9A和图9B示出了晶片，所述晶片由半导体材料构成并且包括具有形成于晶片的表面上的集成电路(IC)结构的一个或多个管芯。

图10是可以包括具有带有MOBS的1T-1MTJ存储器件的一个或多个嵌入式非易失性存储器结构的集成电路(IC)器件组件的截面侧视图。

图11示出了根据本公开的一种实施方式的计算装置。

具体实施方式