[发明专利]主机管理的相干设备存储器

说明书

系统或设备可以包括：处理器核心，该处理器核心包括一个或多个硬件处理器；用于缓存数据的处理器存储器；用于将处理器核心与一个或多个附接的存储器单元耦合的存储器链路接口；以及平台固件，其用于：确定设备跨存储器链路接口被连接到处理器核心；确定该设备包括附接的存储器；确定可用于处理器核心的附接的存储器的至少一部分的范围；将附接的存储器的该部分的范围映射到处理器存储器；并且其中，处理器核心用于使用附接的存储器的该部分的范围和处理器存储器来缓存数据。

背景技术

在计算中，高速缓存是存储数据使得可以更快地提供针对该数据的未来请求的组件。例如，存储在高速缓存中的数据可能是较早计算的结果，或者是存储在别处的数据的副本。通常，当在高速缓存中找到所请求的数据时，可以发生高速缓存命中，而当在高速缓存中未找到所请求的数据时，可以发生高速缓存未命中。通过从高速缓存读取数据来提供高速缓存命中，这典型地比重新计算结果或从较慢的数据存储区进行读取更快。因此，经常可以通过从高速缓存提供更多请求来实现效率的提高。

附图说明

图1是根据一个实施例的包括用于连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图的示意图。

图2是根据一个实施例的分层协议栈的简化框图的示意图。

图3是事务描述符的实施例的示意图。

图4是串行点对点链路的实施例的示意图。

图5是根据本公开的实施例的包括连接的加速器的处理系统的示意图。

图6是根据本公开的实施例的用于发现附接的相干存储器的过程流程图。

图7是根据本公开的实施例的用于对附接的相干存储器进行初始化的过程流程图。

图8是根据某些实施例的现场可编程门阵列(FGPA)的示例实施例的示意图。

图9是根据各种实施例的可以具有多于一个核心、可以具有集成存储器控制器并且可以具有集成图形的处理器900的框图。

图10描绘了根据本公开的一个实施例的系统1000的框图。

图11描绘了根据本公开的实施例的更具体的第一示例性系统1100的框图。

图12描绘了根据本公开的实施例的更具体的第二示例性系统1300的框图。

图13描绘了根据本公开的实施例的SoC的框图。

图14是根据公开内容的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换为目标指令集中的二进制指令的框图。

具体实施方式

在以下说明书中阐述了许多具体细节，例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定处理器管线阶段、特定互连层、特定分组/事务配置、特定事务名称、特定协议交换、特定链路宽度、特定实现方式和操作等的示例，以便提供对本发明的透彻理解。然而，对于本领域技术人员可以显而易见的是，不一定需要采用这些具体细节来实践本公开的主题。在其他实例中，避免对以下已知的组件或方法进行详细描述以免不必要地模糊本公开：例如，特定和替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级别互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码形式的特定算法表达、特定掉电和门控技术/逻辑以及计算机系统的其他特定操作细节。