[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，包括第一区域和第二区域，形成于第二区域的目标图形间距大于形成于第一区域的目标图形间距；在基底上形成底部核心材料层；在底部核心材料层上形成第一核心层；在第一核心层侧壁上形成第一掩膜侧墙；在第二区域第一掩膜侧墙侧壁上形成第二掩膜侧墙，第二掩膜侧墙与第二区域第一掩膜侧墙构成第三掩膜侧墙；去除第一核心层；以第一掩膜侧墙和第三掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层；去除第一掩膜侧墙和第三掩膜侧墙；在第二核心层侧壁上形成第四掩膜侧墙；去除第二核心层；以第四掩膜侧墙为掩膜图形化基底，形成凸出于剩余基底的目标图形。本发明满足目标图形的不同间距需求。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，以满足目标图形的不同间距需求。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第二区域的目标图形间距大于形成于所述第一区域的目标图形间距；在所述基底上形成底部核心材料层；在所述底部核心材料层上形成多个分立的第一核心层；在所述第一核心层的侧壁上形成第一掩膜侧墙；在所述第二区域第一掩膜侧墙的侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙；形成所述第三掩膜侧墙后，去除所述第一核心层；去除所述第一核心层后，以所述第一掩膜侧墙和第三掩膜侧墙为掩膜，图形化所述底部核心材料层，形成第二核心层；去除所述第一掩膜侧墙和第三掩膜侧墙；去除所述第一掩膜侧墙和第三掩膜侧墙后，在所述第二核心层的侧壁上形成第四掩膜侧墙；去除所述第二核心层；去除所述第二核心层后，以所述第四掩膜侧墙为掩膜，图形化所述基底，形成凸出于剩余所述基底的目标图形。

相应的，本发明实施例还提供一种采用前述形成方法形成的半导体结构。

与现有技术相比，本发明实施例的技术方案具有以下优点：