[发明专利]用于对机密数据和附加认证数据进行加密或解密的加速器

说明书

所公开的实施例涉及由加速器和处理器对机密数据和附加认证数据进行加密或解密。在一个示例中，处理器包括处理器电路系统，所述处理器电路系统用于：计算存储在存储器中的第一数据块的第一散列，将所述第一散列存储在所述存储器中，并且部分地基于第二散列生成认证标签。所述处理器进一步包括加速器电路系统，所述加速器电路系统用于：从所述存储器中获得所述第一散列，使用所述第一散列对第二数据块进行解密，并且部分地基于所述第一散列和所述第二数据块来计算所述第二散列。

背景技术

技术领域

本发明总体上涉及计算机处理器领域。更具体地，本发明涉及用于对数据进行高性能加密、解密和认证的方法和设备。

相关技术说明

指令集或指令集架构(ISA)是与编程有关的计算机架构的一部分，包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出(I/O)。应当注意的是，在本文中术语“指令”一般指的是宏指令，即提供给处理器以供执行的指令，与作为处理器解码器对宏指令解码的结果的微指令或微操作完全不同。微指令或微操作可以被配置成命令处理器上的执行单元执行操作以实施与宏指令相关联的逻辑。

ISA与微架构不同，所述微架构是用于实施指令集的一组处理器设计技术。具有不同微架构的处理器可以共享共同的指令集。例如，来自奔腾4(Pentium 4)处理器、Core^TM处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(AdvancedMicroDevices，Inc.)的处理器实施几乎相同版本的x86指令集(在更新的版本中已加入了一些扩展)，但具有不同的内部设计。例如，可以使用公知的技术在不同微架构中以不同方式实施ISA的相同的寄存器架构，包括专用物理寄存器、使用寄存器重新命名机构(例如，使用寄存器别名表(RAT)、重排序缓冲器(ROB)和引退寄存器组)的一个或多个动态地分配的物理寄存器。除非另有指定，否则短语寄存器架构、寄存器组和寄存器在本文中用于指代软件/编程器可见的寄存器以及指令指定寄存器的方式。当需要区别时，将使用形容词“逻辑的”、“架构的”或“软件可见的”来指示寄存器架构中的寄存器/堆，同时不同的形容词将用于给定微架构中的指定寄存器(例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池)。

附图说明

可结合以下附图从以下详细描述中获得对本发明的更好的理解，在附图中：

图1是展示了包括处理器和加速器的系统的示例性实施例的框图；

图2是展示了加速器的示例性实施例的框图；

图3是用于对机密数据进行加密/解密和认证以及对附加数据进行认证的整体方法的功能框图；

图4和图5是用于对机密数据进行加密/解密和认证以及对附加数据进行认证的方法的初始阶段的框图；

图6和图7是用于对机密数据进行加密/解密和认证以及对附加数据进行认证的方法的附加认证数据散列阶段的框图；

图8是用于对机密数据进行加密/解密和认证以及对附加数据进行认证的方法的机密数据加密或解密和散列阶段的框图；

图9是用于对机密数据进行加密/解密和认证以及对附加数据进行认证的方法的最终阶段的框图；

图10是与处理器与加速器之间的设置阶段相关联的方法的至少一个实施例的简化流程图；

图11是计算附加认证数据的散列的方法的至少一个实施例的简化流程图；

图12是对机密数据散列进行加密或解密和计算的方法的至少一个实施例的简化流程图；

图13是计算机密数据和附加认证数据的认证标签的方法的至少一个实施例的简化流程图；