[发明专利]导电膜制作方法

说明书

本发明是一种导电膜制作方法，包含：备制具多个圆形凹洞的基板；备制紫外线解黏胶膜；将多个导电粒子铺洒到基板的圆形凹洞；用紫外线解黏胶膜的紫外线解黏层覆盖基板并贴附到导电粒子；移除透明膜；移除基板；对紫外线解黏层照射紫外光以使得紫外线解黏层对导电粒子失去黏贴力；涂布PDMS胶以覆盖紫外线解黏层并包埋导电粒子；加热以使得PDMS胶形成PDMS膜；以及移除紫外线解黏胶膜而获得所需的导电膜，且导电粒子是固定在PDMS膜上。导电膜具有单一层导电粒子的特性，且排列成数组方式，能大幅提升导电粒子的使用率，非常适用于电气连接应用。

技术领域

本发明有关于一种导电膜制作方法，尤其是利用具有数组式排列的多个圆形凹洞以安置导电粒子，使得导电膜具有单一层导电粒子的特性，且所有导电粒子是配置在同一平面上，因而提升导电粒子的使用率。

背景技术

在检验、测试芯片的电气特性时，检验设备通常需要稳定的电气连接芯片，而一般作法是使用电测试插座。主要是将芯片的接脚连接至检验设备的衬垫，使得电气信号能在芯片及检验设备之间双向传输。例如，可将弹性导电片(elastic conductive sheet)或弹簧式顶针(pogo pin)包含于电测试插座中，当作接触构件，此时，检验设备能平滑地连接至待检验芯片，能减少在连接动作期间机械冲击的影响。

上述的电测试插座一般是包含绝缘硅酮部、多个导电部以及多个衬垫，其中多个导电部是设置于绝缘硅酮部中，并包含多个导电粒子，以形成导电柱而贯穿绝缘硅酮部。此外，衬垫是位于导电部的端部，用以接触芯片的接脚。

具体而言，在电测试插座用于检验时，需要降低待检验芯片，使得芯片接脚接触导电部，并进一步挤压导电部，让导电粒子相互接触，当作电导体用。进一步，检验设备产生电气信号，经导电部传送至芯片，藉以执行电气测试，而未被压缩的导电部，其导电粒子仍保持分离而不接触的原始状态，会呈现不导电的电气绝缘性。

然而，上述现有技术的缺点在于电测试插座无法进一步变薄，其厚度通常是在300微米以上，此外电阻值仍然不小，无法再降低，因为受限于导电粒子相互接触的表面积，而且接触状态也不完全。此外，导电部很难再进一步缩小，无满足具有10微米至100微米的微小间距(Fine Picth)的芯片接脚。

因此，非常需要一种创新的导电膜制作方法，制作具单一层导电粒子特性的导电膜，且所有导电粒子是配置成数组排列方式，用以电气连接芯片接脚，藉以解决上述现有技术的所有问题。

发明内容

本发明的主要目的在于提供一种导电膜制作方法，包括：备制基板，具有上表面及下表面，且上表面具有数组式排列的多个圆形凹洞，每个圆形凹洞具有直径以及深度，且圆形凹洞的深度小于基板的厚度；备制紫外线解黏胶膜，包含相互贴合且可分离的紫外线解黏层以及透明膜，紫外线解黏层具有第一表面以及第二表面，透明膜的下表面覆盖紫外线解黏层的第一表面，紫外线解黏层是由丙烯酸树酯或环氧树脂构成，并进一步包含光起始剂以及界面活性剂，光起始剂在照射紫外外光时，用以促使丙烯酸树酯或环氧树脂产生聚合反应，而界面活性剂用以改良紫外线解黏层的界面特性；将多个导电粒子铺洒到基板上，每个圆形凹洞安置单一导电粒子，圆形凹洞的直径是大于导电粒子的直径，而圆形凹洞的深度是小于导电粒子的直径，使得导电粒子的部分表面是裸露在外；将紫外线解黏层的第二表面覆盖基板的上表面，并贴附到圆形凹洞的导电粒子，且紫外线解黏层对等导电粒子具有黏贴力；从紫外线解黏层移除透明膜；移除基板，且导电粒子脱离基板而黏在紫外线解黏层的第二表面，并倒转紫外线解黏层以使得黏附导电粒子的第二表面是朝上；对第二表面照射紫外光，并维持照射时间，以使得紫外线解黏层对导电粒子失去黏贴力；涂布PDMS胶以覆盖第二表面并包埋导电粒子；利用烘箱加热至加热温度并维持加热时间，以使得PDMS胶产生交联反应而形成PDMS膜；以及移除紫外线解黏胶膜以分离出PDMS膜而获得所需的导电膜，且导电粒子是固定在PDMS膜上。