[发明专利]一种测试芯片标记方法及芯片良率提升方法

说明书

本发明公开了一种测试芯片标记方法，所述方法包括：在晶圆内形成若干个芯片单元，并确定测试芯片的位置，所述测试芯片为晶圆无效区的芯片和/或晶圆光片区的芯片；将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；通过所述光刻板对芯片进行曝光；进行显影处理，将所述测试芯片的识别图形区域及电镀开口区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；进行电镀处理，将电镀材料填充所述测试标识区域，形成测试标识。同时本发明还公开了一种芯片良率提升方法，通过对上述提供的测试芯片标记方法标记的芯片进行功能测试完成产品质量检测，减少功能芯片损耗，提高了封装的良率，同时降低单颗芯片的封装成本，提高产品竞争力。

技术领域

本发明涉及半导体芯片技术领域，特别涉及一种测试芯片标记方法及芯片良率提升方法。

背景技术

晶圆级封装(Wafer Level Packaging,WLCSP)采用了集成电路芯片制造厂中的晶圆作业模式，即在整片晶圆上完成封装后再切割，一次性得到大量成品芯片。跟传统封装相比，具有封装效率高，封装后芯片尺寸轻、薄、短、小，I/O密度高，电连接性能好等优点，是先进封装的发展趋势。

其中有一些高端产品由于集成度较高，因此单颗芯片尺寸较大。对于这种大尺寸芯片的晶圆级封装(芯片尺寸一般＞3mm*3mm)，即使较少的芯片损失也会带来较大的良率下降，因此良率提升成为了一个重要的课题。

为保证产品质量，芯片在封装过程中将进行各种破坏性测试，这一固定损失项对于大芯片是不能接受的，因此在测试时如何减少芯片的损失将会是研究的重点。

发明内容

针对现有技术的上述问题，本发明的目的在于，提供一种测试芯片标记方法及芯片良率提升方法。

为了解决上述技术问题，本发明的具体技术方案如下：

一方面，本发明提供一种测试芯片标记方法，所述方法包括以下步骤：

在晶圆内形成若干个芯片单元，确定测试芯片的位置，所述测试芯片为所述晶圆无效区的芯片和/或所述晶圆光片区的芯片；

根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置；

通过所述光刻板对所述测试芯片进行曝光；

进行显影处理，将测试标识区域的光刻胶显掉，其余区域光刻胶覆盖芯片表面；

进行电镀处理，将电镀材料填充所述测试标识区域，形成测试标识；其中，所述测试标识为十字标识，所述十字标识设置在所述测试芯片的中心区域，测试标识区域设置在测试芯片的中心区域，光刻胶的开口即为测试标识区域。

进一步地，所述晶圆无效区的芯片为所述晶圆边缘的芯片和靠近晶圆标识的芯片。

具体地，所述晶圆边缘的芯片为3mm以内压边区的芯片。

进一步地，所述根据所述测试芯片的位置，将所述测试芯片涂覆光刻胶，并将光刻板与所述晶圆相对设置包括：

将所述测试芯片涂覆光刻胶；

根据所述测试芯片的位置，在光刻板上增加测试标识的图案；

将光刻板与所述晶圆相对设置，使得光刻板上的测试标识的图案与所述测试芯片的位置一一对应。

作为可选地，所述测试标识为十字标识。

进一步地，所述十字标识设置在所述测试芯片的中心区域，便于测试人员观察和识别。

作为可选地，所述测试标识为圆环标识。

作为可选地，所述电镀材料的材质为铜或/和锡。

另一方面，本发明还提供一种芯片良率提升方法，所述方法包括以下步骤：