[发明专利]在多通路链路中动态地协商不对称链路宽度

说明书

实施例的各方面涉及包括用于支持多通道链路的硬件的端口，该链路包括通道，所述通道包括第一差分信号对和第二差分信号对。至少部分地以硬件电路实现的链路配置逻辑可以确定该端口包括硬件，用于支持以下中的一个或两个在第一差分信号对上接收数据或在第二差分信号对上发送数据，并重新配置第一差分信号以利用第二差分信号对接收数据或者重新配置第二差分信号对以利用第一差分信号对发送数据；并且其中端口基于第一差分信号对和第二差分信号对中的一个或两个的重新配置来发送数据或接收数据。

背景技术

互连可用于提供系统内不同设备之间的通信，使用某种类型的互连机制。用于计算机系统中的设备之间的通信互连的一种典型通信协议是快速外围组件互连(快速PCI ^TM(PCIe ^TM))通信协议。该通信协议是加载/存储输入/输出(I/O)互连系统的一个示例。通常根据该协议以非常高的速度串行地执行设备之间的通信。

附图说明

图1示出了包括多核处理器的计算系统的框图的实施例。

图2示出了用于互连架构的发射器和接收器对的实施例。

图3是根据本公开的实施例的示例快速外围组件互连(PCIe)链路架构的示意图。

图4A是根据本公开的实施例的示例多通道互连架构的示意图。

图4B是根据本公开的实施例的示例通道方向切换的示意图。

图5A是根据本公开的实施例的示例对称链路拓扑的示意图。

图5B是根据本公开的实施例的示例非对称链路拓扑的示意图。

图5C是根据本公开的实施例的示例性非对称链路拓扑的示意图。

图6是根据本公开的实施例的示出了通道宽度可变性的排列的可变链路宽度拓扑的示意图。

图7A-图7B是根据本公开的实施例的用于扩展多通道链路的链路宽度的示例逻辑堆栈实现的示意图。

图8是根据本公开的实施例的用于在多通道链路中动态地协商非对称链路宽度的过程流程图。

图9示出了包括互连架构的计算系统的实施例。

图10示出了包括分层堆栈的互连架构的实施例。

图11示出了要在互连架构内生成或接收的请求或分组的实施例。

图12示出了包括处理器的计算系统的框图的另一实施例。

图13示出了用于包括多个处理器插槽的计算系统的块的实施例。

具体实施方式

在以下描述中，阐述了许多具体细节，诸如特定类型的处理器和系统配置的示例、特定的硬件结构、特定的架构和微架构细节、特定的寄存器配置、特定的指令类型、特定的系统组件、特定的测量/高度、特定的处理器流水线级和操作等，以便提供对本发明的透彻理解。然而，对于本领域技术人员显而易见的是，这些具体细节不需要被用来实践本发明。在其他实例中，没有详细描述公知的组件或方法，诸如特定的和替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现方式、利用代码的算法的特定表达、特定的下电和门控技术/逻辑以及计算机系统的其他具体操作细节，以便避免不必要地模糊本发明。