[发明专利]半导体结构、UHV器件及其制备方法在审
| 申请号： | 201910457329.3 | 申请日： | 2019-05-29 |
| 公开（公告）号： | CN110233130A | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | 巴特尔;陈俊;薛磊;万先进 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人： | 陈敏 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 掺杂材料 浅沟槽 侧壁 衬底 半导体结构 制备 离子 掺杂 退火处理 掺杂离子 分布状态 离子掺杂 离子扩散 退火条件 去除 | ||
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供衬底；
于所述衬底内形成浅沟槽；
于所述浅沟槽的侧壁形成掺杂材料层，所述掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子；
对所述衬底进行退火处理，使得所述掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至所述衬底内，以于所述掺杂材料层与所述衬底之间形成掺杂侧壁；及
去除所述掺杂材料层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述浅沟槽的侧壁形成所述掺杂材料层包括如下步骤：
于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；及
去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，采用沉积工艺于所述浅沟槽的侧壁、底部及所述衬底的表面形成所述掺杂材料层；采用各向异性刻蚀工艺去除位于所述浅沟槽的底部及所述衬底的表面的所述掺杂材料层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述掺杂材料层包括硼硅玻璃或磷硅玻璃。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述掺杂材料层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，去除所述掺杂材料层之后还包括如下步骤：于所述浅沟槽内填充绝缘材料层以形成浅沟槽隔离结构。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于，采用快速热退火工艺对所述衬底进行退火处理，对所述衬底进行退火处理的退火温度包括700℃～1000℃，退火时间包括5秒～5小时。
8.一种半导体结构，其特征在于，包括：
衬底；
浅沟槽，位于所述衬底内；及
掺杂侧壁，覆盖所述浅沟槽的侧壁；所述掺杂侧壁基于掺杂有N型掺杂离子或P型掺杂离子的掺杂材料层退火处理而形成，所述掺杂侧壁内掺杂有N型离子或P型离子。
9.根据权利要求8所述的半导体结构，其特征在于：所述掺杂侧壁包括硼硅玻璃或硼磷玻璃。
10.根据权利要求8或9所述的半导体结构，其特征在于：所述半导体结构还包括绝缘材料层，所述绝缘材料层填充于所述浅沟槽内，且位于所述掺杂侧壁远离所述衬底的表面。
11.一种UHV器件的制备方法，其特征在于，包括如权利要求1至7中任一项所述的半导体结构的制备方法的步骤。
12.一种UHV器件，其特征在于，包括如权利要求8至10中任一项所述的半导体结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910457329.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：器件的移设方法
- 下一篇：金属插塞以及金属插塞的形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
