[发明专利]一种基于异步复位的应用于TADC的时间数字转换器

权利要求书

1.一种基于异步复位的应用于TADC的时间数字转换器，其特征在于，包括：细量化器模块(1)、粗量化器模块(2)、复位信号产生模块(3)和数字译码电路模块(4)，其中，

所述细量化器模块(1)用于产生相位，并采集锁存Start信号的相位值(P_Start)和Stop信号的相位值(P_Stop)，同时产生计数时钟信号(CLK)；

所述粗量化器模块(2)连接所述细量化器模块(1)，用于根据所述计数时钟信号(CLK)进行计数，并采集锁存所述Start信号的整数值(I_Start)和所述Stop信号的整数值(I_Stop)；

所述复位信号产生模块(3)连接所述粗量化器模块(2)，用于根据所述Start信号和所述Stop信号产生复位信号(RST)，并发送至所述粗量化器模块(2)，以控制所述粗量化器模块(2)进行复位操作；

所述数字译码电路模块(4)分别连接所述细量化器模块(1)和所述粗量化器模块(2)，用于根据所述Start信号的相位值(P_Start)和所述Stop信号的相位值(P_Stop)以及所述Start信号的整数值(I_Start)和所述Stop信号的整数值(I_Stop)，得到数字码(D_out)；

所述复位信号产生模块(3)包括与门(A)和延迟单元(301)，其中，所述与门(A)的两个输入端分别输入所述Start信号和所述Stop信号，输出端连接所述延迟单元(301)，所述延迟单元(301)连接所述粗量化器模块(2)，用于产生延迟时间；

所述数字译码电路模块(4)包括相互连接的边沿检测译码求和单元(401)和减法电路单元(402)，其中，所述边沿检测译码求和单元(401)的输入端分别连接所述细量化器模块(1)和所述粗量化器模块(2)的输出端；

所述边沿检测译码求和单元(401)用于根据所述Start信号的相位值(P_Start)和所述Start信号的整数值(I_Start)得到所述Start信号的码值(N_Start)，还用于根据所述Stop信号的相位值(P_Stop)和所述Stop信号的整数值(I_Stop)得到所述Stop信号的码值(N_Stop)；

所述减法电路单元(402)用于根据所述Start信号的码值(N_Start)和所述Stop信号的码值(N_Stop)，得到数字码(D_out)，所述数字码(D_out)等于所述Stop信号的码值(N_Stop)与所述Start信号的码值(N_Start)的差值。

2.根据权利要求1所述的基于异步复位的应用于TADC的时间数字转换器，其特征在于，所述细量化器模块(1)包括相互连接的振荡器单元(101)和第一采集锁存单元(102)，其中，

所述振荡器单元(101)用于产生所述计数时钟信号(CLK)，包括串接的若干反相器(I)，且所述反相器(I)首尾连接形成环路；

所述第一采集锁存单元(102)包括若干第一采集锁存组，且所述第一采集锁存组与所述反相器(I)一一对应连接，其中，

所述第一采集锁存组包括第一D触发器(D1)和第二D触发器(D2)，所述第一D触发器(D1)的输入端(in)和所述第二D触发器(D2)的输入端(in)均连接所述反相器(I)的输出端；

所述第一D触发器(D1)的时钟端(cl)输入所述Start信号，输出端(out)连接所述数字译码电路模块(4)，所述第一D触发器(D1)用于采集并锁存所述Start信号的相位值(P_Start)；

所述第二D触发器(D2)的时钟端(cl)输入所述Stop信号，输出端(out)连接所述数字译码电路模块(4)，所述第二D触发器(D2)用于采集并锁存所述Stop信号的相位值(P_Stop)。