[发明专利]基于RFSoC芯片的SAR成像实时信号处理装置在审
| 申请号： | 201910465065.6 | 申请日： | 2019-05-30 |
| 公开（公告）号： | CN110174672A | 公开（公告）日： | 2019-08-27 |
| 发明（设计）人： | 全英汇;陈广雷;刘欢;马宝洋;章振栋;杜潇剑;姚洪彬;隋尚兼;安子建;吴玲清;赵佳琪;吴彬彬 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G01S13/90 | 分类号： | G01S13/90;G01S7/41 |
| 代理公司： | 陕西电子工业专利中心 61205 | 代理人： | 田文英;王品华 |
| 地址： | 710071 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片单元 总线接口 射频 以太网接口单元 实时信号处理 程序加载 接口单元 内部缓存 时钟单元 波控 芯片 串行接口 片上系统 稳定性强 采样率 低电压 体积小 功耗 路口 | ||
1.一种基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，包括射频RF转换单元、时钟单元、程序加载单元、以太网接口单元、内部缓存单元、波控接口单元，其特征在于，还包括射频片上系统RFSoC芯片单元；所述的射频RF转换单元与射频片上系统RFSoC芯片单元通过差分接口相连，所述的时钟单元与射频片上系统RFSoC芯片单元通过低电压差分接口相连，所述的程序加载单元与射频片上系统RFSoC芯片单元通过总线接口相连，所述的以太网接口单元与射频片上系统RFSoC芯片单元通过链路口相连，所述的内部缓存单元与射频片上系统RFSoC芯片单元通过总线接口相连，所述的波控接口单元与射频片上系统RFSoC芯片单元通过串行接口和总线接口相连。
2.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的射频RF转换单元包括四个SMP-JWHD型号的连接器、四个BD1631J50100AHF型号的变压器，其中每个连接器与一个变压器在印制电路板上通过一根传输特征阻抗为50欧姆的单端传输线两两相连。
3.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的时钟单元包括一个SSMA型号的连接器、一个LMK04028型号的时钟芯片，连接器与时钟芯片在印制电路板上通过一根传输特征阻抗为50欧姆的单端传输线相连。
4.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的程序加载单元采用MT25QU02CBB8E-0SIT型号的加载芯片，加载芯片端口的传输总线特征阻抗为50欧姆。
5.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的以太网接口单元包括一个DP83867IRPAP型号的以太网物理层PHY芯片、一个HR911130A型号的连接器，所述以太网物理层PHY芯片在印制电路板上通过4对传输特征阻抗为100欧姆的差分传输线与连接器相连。
6.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的内部缓存单元采用四片MT40A512M16JY-075E型号的双倍速率同步动态随机存储器DDR4芯片。
7.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的波控接口单元包括一个SN74LVCH16T245型号的电平转换芯片、一个IL3522型号的平衡电压数字接口芯片、一个J63A-2E2-031-331-TH型号的连接器，所述电平转换芯片与连接器在印制电路板上通过16根传输特征阻抗为50欧姆的单端传输线相连，平衡电压数字接口芯片与连接器在印制电路板上通过4对传输特征阻抗为100欧姆的差分传输线相连。
8.根据权利要求1所述的基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，其特征在于，所述的射频片上系统RFSoC芯片单元采用一个XCZU28DR-2FFVG1517E型号的射频片上系统RFSoC芯片。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910465065.6/1.html，转载请声明来源钻瓜专利网。
