[发明专利]低功耗时间数字转换器

说明书

本发明涉及一种低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器，输入伪差分形式的信号至预放大器；通过预放大器的相位频率侦测器、反相器、N型MOS电容组成的被动放大器以及源极跟随器，将输入的时域信号分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号。本发明使用N型MOS电容组成的被动放大器，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。

技术领域

本发明属于集成电路技术，具体为低功耗时间数字转换器。

背景技术

锁相环对于目前许多芯片来说已经具有不可或缺的地位，因此如何进一步提高锁相环的性能，至今仍是热门的研究之一。在文献[1]中所使用的时间数字转换器架构为类似于两步式时间数字转换器，其主要由两个不同精度的时间数字转换器组成。

典型的两步式时间数字转换器的运作原理是将输入信号先输入至低精度时间数字转换器得到数字信号，将得到的数字信号使用数字时间转换器还原成时间信号后与参考时钟信号进行相减并放大，再将结果输入至高精度时间数字转换器进行第二次转换，而文献[1]中使用类似于两步式时间数字转换器的架构则是为了增加时间数字转换器的输入范围。

文献[1]中的高精度时间数字转换器是有两个反相器以及逐次逼近寄存器型的模拟数字转换器，两个反相器产生两个斜率相同但反相的信号后输入至逐次逼近寄存器型的模拟数字转换器中，逐次逼近寄存器型的模拟数字转换器将两信号的电压差值转换成数字信号输出，此方法是在反相器后直接接上逐次逼近寄存器型的模拟数字转换器的采样电容，利用电阻电容充放电的方式得到电压信号。然而，电阻电容充放电的方式所得到的结果并不是完全线性的，因此文献[1]提出的高精度时间数字转换器，其输入范围会因电阻电容充放电的非线性因素而受到限制。

[1]Xiang Gao等,“A 2.7-to-4.3GHz,0.16psrms-Jitter,-246.8dB-FOM,DigitalFractional-N Sampling PLL in 28nm CMOS(2.7-4.3GHz，0.16ps均方根抖动，246.8dB调制解调器，28nm CMOS中的数字分频N采样锁相环)”,ISSCC Dig.Tech Papers,pp.174-175,Feb.2016.

发明内容

为克服上述现有技术的缺点，本发明提供一种低功耗时间数字转换器。

所述低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器；

所述预放大器设有相位频率侦测器，其输入为两个时钟信号，得到对应这两个时钟信号的相位差的两个输出信号；该相位频率侦测器的每个输出信号，通过与之对应的第一反相器I1、第二反相器I2、N型MOS电容组成的被动放大器I3、源极跟随器I4放大后，输送至所述逐次逼近寄存器型的模拟数字转换器转换成数字信号；

其中，所述N型MOS电容组成的被动放大器I3中以第一N型MOS管作为MOS电容；所述第一N型MOS管的栅极，接至源极跟随器I4的输入端，还通过开关S1连接至第二反相器I2的输出端；所述第一N型MOS管的源极和漏极相连且接至开关S2，通过开关S2切换以连通直流电压VPULL或者接地；所述源极跟随器I4的输出端通过开关S3连接所述逐次逼近寄存器型的模拟数字转换器的输入端。

可选地，所述第一反相器I1的输入端，接入所述相位频率侦测器的相应输出信号；所述第二反相器I2包含M0管和M1管，M0管是P型MOS管、M1管是第二N型MOS管；

M0管和M1管的栅极相连作为第二反相器I2的输入端，接至第一反相器I1的输出端；M0管的源极接电源，M1管的源极接地；M0管和M1管的漏极相连作为第二反相器I2的输出端，通过开关S1连接所述N型MOS电容组成的被动放大器I3、所述源极跟随器I4。