[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底和位于所述衬底上的分立的堆栈栅极结构以及选择栅极，所述堆栈栅极结构和选择栅极的侧壁上形成有侧墙层；形成覆盖所述堆栈栅极结构和选择栅极的层间介质层；刻蚀所述堆栈栅极结构和选择栅极之间的所述层间介质层，或者刻蚀所述层间介质层和侧墙层，形成开口；在所述开口中形成低K介电层。与所述层间介质层和侧墙层相比，所述低K介电层的介电常数较低，根据电容的计算公式C＝εS/d可知，当所述介电常数降低时，堆栈栅极结构和选择栅极之间的电容耦合效应降低，有利于降低编程电压和抹除电压，提高编程效率和抹除效率，降低器件的功耗。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体存储装置中，闪存存储器是一种非挥发性存储器，且具有可多次进行数据的存入、读取、抹除等动作，存入的数据在断电后也不会消失的优点。因此，近年来，闪存存储器已被广泛地运用于电子消费性产品中，例如：数码相机、数字摄影机、移动电话、手提电脑、随身听等。

传统的闪存存储器具有以掺杂的多晶硅制作的浮置栅极和控制栅极，浮置栅极(floating gate，FG)和控制栅极(control gate，CG)之间以介电层相隔，而浮置栅极和基底间以隧穿氧化层相隔。当上述闪存存储器在进行数据的抹除时，由于从浮置栅极排出的电子数量不容易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的通道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。为了避免闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题，可以在控制栅极和浮置栅极侧壁、基底上方另设一个选择栅极，而形成分离栅极结构(select gate，SG)。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和位于所述衬底上的分立的堆栈栅极结构以及选择栅极，所述堆栈栅极结构和选择栅极的侧壁上形成有侧墙层；形成覆盖所述堆栈栅极结构和选择栅极的层间介质层；刻蚀所述堆栈栅极结构和选择栅极之间的所述层间介质层，或者刻蚀所述层间介质层和侧墙层，形成开口；在所述开口中形成低K介电层。

可选的，形成层间介质层的步骤包括：形成覆盖所述堆栈栅极结构和选择栅极的层间介质材料层；平坦化所述层间介质材料层，形成所述层间介质层。

可选的，形成所述开口的步骤包括：在所述层间介质层上形成遮挡层，所述遮挡层露出所述堆栈栅极结构和选择栅极之间的层间介质层和侧墙层；以所述遮挡层为掩膜刻蚀所述堆栈栅极结构和选择栅极之间的所述层间介质层，或者侧墙层，或者层间介质层和侧墙层，形成所述开口。

可选的，在垂直于所述堆栈栅极结构的延伸方向上，所述开口的尺寸为50纳米至200纳米。

可选的，采用干法刻蚀工艺刻蚀形成所述开口。

可选的，低K介电层的材料包括：掺杂C、B或P的氧化硅，或者SiOCH。

可选的，在所述开口中形成低K介电层的步骤包括：形成覆盖所述开口的低K介电材料层；去除露出所述开口的低K介电材料层，位于所述开口中剩余的所述低K介电材料层作为低K介电层。

可选的，采用化学机械平坦化工艺去除露出所述开口的低K介电材料层。

可选的，采用化学气相沉积工艺在所述开口中形成所述低K介电材料层。

可选的，所述堆栈栅极结构包括：隧穿氧化层、位于所述隧穿氧化层上的浮置栅极、位于所述浮置栅极上栅间介电层以及位于所述栅间介电层上的控制栅极；所述浮置栅极掺杂有N型离子，选择栅极中掺杂有P型离子。