[发明专利]Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法在审
| 申请号： | 201910471852.1 | 申请日： | 2019-05-31 |
| 公开（公告）号： | CN112018025A | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 欧欣;林家杰;金婷婷;游天桂;王羲 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 化合物 半导体 异质键合 结构 制备 方法 | ||
1.一种Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于，所述制备方法至少包括步骤：
提供单晶Ⅲ-Ⅴ族化合物半导体基底和异质支撑衬底，且所述单晶Ⅲ-Ⅴ族化合物半导体基底具有第一键合面，所述异质支撑衬底具有第二键合面；
于所述第一键合面上形成第一氧化铝介质层，于所述第二键合面上形成第二氧化铝介质层；
将所述第一氧化铝介质层与所述第二氧化铝介质层进行键合。
2.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：所述单晶Ⅲ-Ⅴ族化合物半导体基底的材料包括由磷化铟、砷化镓、锑化镓、锑化铟、砷化铟及氮化镓构成的群组中的一种。
3.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：所述异质支撑衬底的材料包括由硅、氧化硅、锗、碳化硅、砷化镓构成的群组中的一种。
4.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：采用原子层沉积、磁控溅射沉积或化学气相沉积方法形成所述第一氧化铝介质层，采用原子层沉积、磁控溅射沉积或化学气相沉积方法形成所述第二氧化铝介质层。
5.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：所述第一氧化铝介质层的厚度介于2nm～100nm之间，所述第二氧化铝介质层的厚度介于2nm～100nm之间。
6.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：将所述第一氧化铝介质层与所述第二氧化铝介质层进行键合之后还包括对所述单晶Ⅲ-Ⅴ族化合物半导体基底和/或所述异质支撑衬底进行减薄处理。
7.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：所述异质支撑衬底包括单晶异质支撑衬底。
8.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：于所述第一键合面上形成所述第一氧化铝介质层之前还包括自所述第一键合面对所述单晶Ⅲ-Ⅴ族化合物半导体基底进行离子注入，以于所述单晶Ⅲ-Ⅴ族化合物半导体基底内的预设深度处形成缺陷层；将所述第一氧化铝介质层与所述第二氧化铝介质层进行键合之后还包括沿所述缺陷层剥离部分所述单晶Ⅲ-Ⅴ族化合物半导体基底，以在所述异质支撑衬底上形成薄层结构。
9.根据权利要求8所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：沿所述缺陷层剥离部分所述单晶Ⅲ-Ⅴ族化合物半导体基底的方法包括将形成有所述缺陷层的所述单晶Ⅲ-Ⅴ族化合物半导体基底进行退火处理。
10.根据权利要求1所述的Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法，其特征在于：所述单晶Ⅲ-Ⅴ族化合物半导体基底中形成有器件结构，所述第一键合界面的材料为单晶Ⅲ-Ⅴ族化合物。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910471852.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：钙钛矿太阳能电池及其制备方法
- 下一篇：一种覆膜胶塞成型模具及成型方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
