[发明专利]全垂直型Si基GaN UMOSFET功率器件及其制备方法

权利要求书

1.一种全垂直型Si基GaN UMOSFET功率器件，其特征在于包括：硅衬底，以及，主要由N⁺源区层、N^-漂移层和P⁺沟道层构成的金属氧化物半导体场效应晶体管结构；所述N⁺源区层、N^-漂移层和P⁺沟道层沿逐渐远离硅衬底的方向依次叠设在硅衬底上；所述硅衬底与N⁺源区层及漏极电连接，所述P⁺沟道层与源极电性配合，且所述P⁺沟道层及N^-漂移层内分布有与栅极配合的槽状结构。

2.根据权利要求1所述的全垂直型Si基GaN UMOSFET功率器件，其特征在于还包括电流扩散层，所述电流扩散层叠设在P⁺沟道层上。

3.根据权利要求1所述的全垂直型Si基GaN UMOSFET功率器件，其特征在于：所述源极为两个以上；和/或，所述源极局部进入P⁺沟道层；和/或，所述N⁺源区层与P⁺沟道层短接；和/或，所述源极、漏极分别与电源的低电位、高电位连接；和/或，所述栅极与P⁺沟道层及N^-漂移层之间分布有介质层；和/或，所述硅衬底与N⁺源区层键合；和/或，至少在所述金属氧化物半导体场效应晶体管结构的侧壁上还覆设有钝化层。

4.一种全垂直型Si基GaN UMOSFET功率器件的制备方法，其特征在于包括：

在第一衬底上生长形成外延结构，所述外延结构包括依次形成的第一半导体层和/或第二半导体层、第五半导体层、第六半导体层和第七半导体层，其中所述第五半导体层、第六半导体层与第七半导体层配合形成金属氧化物半导体场效应晶体管结构；

将第七半导体层与第二衬底键合，且所述第七半导体层与第二衬底电性配合，所述第二衬底为Si衬底；

将第一半导体层和/或第二半导体层整体或部分去除，从而使第一衬底与外延结构分离；

对所述外延结构内与栅极相应的区域进行加工，从而形成与栅极配合的槽状结构，所述槽状结构贯穿第五半导体层且局部进入第六半导体层；

制作栅极、源极及漏极，并使所述漏极与第二衬底电连接，所述第五半导体与源极电性配合。

5.根据权利要求4所述的制备方法，其特征在于还包括：在衬底上依次生长形成第一半导体层和/或第二半导体层、第三半导体层和/或第四半导体层、第五半导体层、第六半导体层和第七半导体层；其中，所述第一半导体层、第二半导体层、第三半导体层、第四半导体层、第五半导体层、第六半导体层、第七半导体层分别为缓冲层、电化学牺牲层、高阻层、电流扩散层、P⁺沟道层、N^-漂移层、N⁺源区层。

6.根据权利要求4所述的制备方法，其特征在于还包括：对所述外延结构进行器件隔离处理，并至少在所述金属氧化物半导体场效应晶体管结构的侧壁上覆设钝化层。

7.根据权利要求4、5或6所述的制备方法，其特征在于还包括：

通过金属键合方式使第二衬底与第七半导体层结合；

采用电化学刻蚀法去除所述外延结构内的第二半导体，使第一衬底与外延结构分离，优选的，所述第二半导体层为浓度≥1E18cm^-3的重掺杂外延层，

或者，采用激光剥离方式将第一半导体层部分或全部去除，使第一衬底与外延结构分离。

8.根据权利要求4所述的制备方法，其特征在于还包括：在所述槽状结构内形成介质层，之后制作栅极。

9.根据权利要求4所述的制备方法，其特征在于还包括：制作两个以上源极，并使每一源极与第五半导体层电性接触；优选的，所述源极局部进入第五半导体层。

10.根据权利要求4所述的制备方法，其特征在于具体包括如下步骤：

1)在第一衬底上依次生长形成第一半导体层至第七半导体层，优选的，所述第一衬底包括蓝宝石衬底；

2)对步骤1)制得的外延结构进行器件隔离处理，之后至少在外延结构的侧壁上覆设钝化层，优选的，所述钝化层的材质包括Al₂O₃、SiO₂、Si₃N₄中的任意一种或多种的组合；

3)在第二衬底表面形成键合金属层，并利用所述键合金属层将第二衬底与第七半导体层键合，优选的，所述键合金属层为厚度≥500nm的Au薄膜；

4)在将外延结构与第二衬底键合后，采用电化学刻蚀法将第二半导体层的局部或全部去除，或者，采用激光剥离方式将第一半导体层部分或全部去除，使第一衬底与外延结构分离；

5)至少采用等离子体刻蚀方式或湿法腐蚀方式对所述外延结构内与栅极相应的区域进行加工，从而形成与栅极配合的槽状结构，优选的，在70～100℃采用TMAH腐蚀液对所述槽状结构处理1h以上；

6)至少在所述槽状结构内壁上沉积介质层，优选的，所述介质层的材质包括Al₂O₃、Si₃N₄、AlN或HfO₂中的任意一种或多种的组合；

7)通过光刻方式刻蚀源极窗口至第五半导体层，之后分别在源极窗口和键合金属层上沉积金属形成源电极、漏电极；

8)在介质层上沉积金属形成栅极，并在保护性气氛中进行退火，形成肖特基接触。