[发明专利]核脉冲电荷时间转换方法与系统

权利要求书

1.一种核脉冲电荷时间转换系统，其特征在于，包括：积分电路(1)、电压比较器(2)、数字信号延时器(5)、FPGA管脚(7)、时间数字变换器(3)和一个校正表(4)，其中，

所述积分电路(1)用于接收核脉冲电流信号，以及输出电压信号；

所述积分电路(1)包括运算放大器和积分网络，其中，所述积分网络分别连接所述运算放大器的负输入端和输出端；所述积分网络包括积分电容和积分电阻，且所述积分电容和积分电阻并联连接至所述运算放大器；

所述电压比较器(2)用于将所述电压信号与一预设的阈值电压比较，并根据比较结果实现其输出信号的电平翻转，其中，所述预设的阈值电压小于所述积分电路(1)输出的所述电压信号的峰值；

所述数字信号延时器(5)用于根据所述电压比较器(2)输出信号的电平翻转输出控制信号，所述控制信号包括开启放电控制信号和放电停止控制信号，其中，所述开启放电控制信号延时后再输出，所述放电停止控制信号不延时直接输出；

所述FPGA管脚(7)用于在所述电压比较器(2)输出的信号和所述数字信号延时器(5)的控制下对所述积分电路(1)以恒定的电流进行放电；

放电电阻(6)，位于所述积分电路(1)和所述FPGA管脚(7)之间，用于控制所述放电电流大小；

所述时间数字变换器(3)用于根据所述电压比较器(2)输出信号的电平翻转的时刻输出时间戳；

所述校正表(4)用于根据所述时间戳得到核脉冲的电荷值；

所述电压比较器(2)、FPGA管脚(7)、数字信号延时器(5)以及时间数字变换器(3)集成于一片FPGA芯片上；其中，所述电压比较器(2)由FPGA的LVDS差分接收器实现。

2.如权利要求1所述的核脉冲电荷时间转换系统，其特征在于，所述校正表内容为：

其中，K是所述核脉冲的电荷量；i₀是所述FPGA管脚(7)放电的电流值；T是两个所述时间戳的差值；T_d是所述数字信号延时器(5)的延时量；U₁(T)是所述核脉冲通过所述积分电路(1)输出的积分信号的归一化波形；R是所述积分电阻的电阻值；C是所述积分电容的电容值。

3.如权利要求1所述的核脉冲电荷时间转换系统，其特征在于，所述时间数字变换器(3)在FPGA内部实现，所述校正表(4)在FPGA内部使用内嵌存储器实现或在FPGA外实现。

4.一种如权利要求1～3中任一项所述的核脉冲电荷时间转换系统的核脉冲电荷时间转换方法，其特征在于，包括：

积分电路(1)接收核脉冲电流信号，并在输出端产生电压信号；

电压比较器(2)将所述电压信号与一预设的小于所述电压信号峰值的阈值电压比较，当所述电压信号超过所述阈值电压时所述电压比较器(2)的输出信号进行第一次电平翻转；

时间数字变换器(3)根据所述电压比较器(2)输出信号的第一次电平翻转的时刻输出第一时间戳；

数字信号延时器(5)根据所述电压比较器(2)的输出信号的第一次电平翻转开启放电控制信号并延时后输出；

FPGA管脚(7)在所述电压比较器(2)输出信号以及所述数字信号延时器(5)的控制下，对所述积分电路(1)以恒定的电流进行放电；

通过放电所述电压信号下降至小于所述阈值电压时，所述电压比较器(2)的输出信号进行第二次电平翻转；

时间数字变换器(3)根据所述电压比较器(2)输出信号的第二次电平翻转的时刻输出第二时间戳；

校正表(4)根据所述第一时间戳与第二时间戳得到所述核脉冲的电荷值。

5.如权利要求4所述的核脉冲电荷时间转换方法，其特征在于，所述第一次电平翻转为低电平翻转为高电平；所述第二次电平翻转为高电平翻转为低电平。

6.如权利要求4所述的核脉冲电荷时间转换方法，其特征在于，所述积分电路(1)接收核脉冲电流信号之前还包括：调节放电电阻(6)大小以控制所述放电电流大小。

7.如权利要求4所述的核脉冲电荷时间转换方法，其特征在于，所述校正表(4)根据所述第一时间戳与第二时间戳得到所述核脉冲的电荷值包括：

将所述第一时间戳与第二时间戳的差值作为输入；

根据所述差值和所述校正表(4)计算得到所述核脉冲的电荷值；

所述校正表为：

其中，K是所述核脉冲的电荷量；i₀是所述FPGA管脚(7)放电的电流值；T是两个所述时间戳的差值；T_d是所述数字信号延时器(5)的延时量；U₁(T)是所述核脉冲通过所述积分电路(1)输出的积分信号的归一化波形；R是所述积分电阻的电阻值；C是所述积分电容的电容值。