[发明专利]一种用于自适应可编程存储计算加速卡装置

说明书

本发明公开了一种用于自适应可编程存储计算加速卡装置，属于硬件加速计算技术领域；一种用于自适应可编程存储计算加速卡装置，包括主体，还包括组装框；PCIE接口，设置在主体上；X86处理器，与PCIE接口相连；FPGA加速卡，可拆卸连接在组装框内，且与主体连接；片内存储块，片内核心逻辑模块，设置在FPGA加速卡上；OpenCL架构模块；片内互联模块；本发明中的加速卡支持一机多卡的扩展能力，可在一台主机上配置不同数量的加速卡，将计算任务分配到多块加速卡之上，满足不同规模算法的加速需求，极大的提高服务器运算的效率，功耗低，性能高，低时延。

技术领域

本发明涉及硬件加速计算技术领域，尤其涉及一种用于自适应可编程存储计算加速卡装置。

背景技术

近年来，随着互联网大数据技术的发展以及物联网的兴起，在数据中心以及一些相关嵌入式设备中对于数据计算的任务越来越重；传统CPU串行计算的方式已经不足以应对指数级增长的计算需求；学术界以及工业界越来越热衷于基于自适应计算的并行加速器研究，目前自适应加速器的实现主要借助于专用集成电路(ASIC)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)等自适应计算部件。

经检索，申请号为CN201820354999.3的发明专利公开了“一种PGA与DSP多核自适应加速计算板卡，属于硬件加速计算领域，该FPGA与DSP多核自适应加速计算板卡包括FPGA现场可编程门阵列器件、与FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器”。

该专利提出的PGA与DSP多核自适应加速计算板卡充分融合了FPGA灵活、可重构、高性能低功耗以及DSP高精度、速度快、开发周期短的特点，能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性，但仍然存在缺陷，其与传统的服务器一样是通过CPU,GPU来进行算计算，不具备一机多卡的扩展能力，不能够适应不同规模算法的加速需求。

发明内容

本发明的目的是为了解决现有技术中的问题，而提出的一种用于自适应可编程存储计算加速卡装置。

为了实现上述目的，本发明采用了如下技术方案：

一种用于自适应可编程存储计算加速卡装置，包括主体，还包括

组装框，用于装载主体；

散热风扇，设置在组装框的内侧壁；

PCIE接口，设置在主体上；

DDR4存储控制器，设置在主体上，用于连接DDR4存储器；

X86处理器，与PCIE接口相连；

FPGA加速卡，可拆卸连接在组装框内，且与主体连接；

片内存储块，设置在FPGA加速卡上；

片内核心逻辑模块，设置在FPGA加速卡上；

OpenCL架构模块，设置在主体上，用于将计算任务分配到多块FPGA加速卡之上；

片内互联模块，设置在主体上。

优选的，所述OpenCL架构模块主要由Host端、Kernel端和编译器组成，所述Host端和Kernel端与编译器信号连接，所述编译器与X86处理器和FPGA加速卡信号连接。

优选的，所述片内互联模块主要由全局内存互联网络和本地内存互联网络组成，所述全局内存互联网络与片内核心逻辑模块与PCIE接口和DDR4存储控制器通信连接，所述本地内存互联网络与片内核心逻辑模块和片内存储块通信连接。