[发明专利]半导体封装、堆叠封装器件及其制造方法

权利要求书

1.一种半导体封装，包括：

第一封装衬底；

第一半导体芯片，在所述第一封装衬底的第一表面上；

多个第一连接元件，在所述第一半导体芯片与所述第一封装衬底之间，所述多个第一连接元件将所述第一半导体芯片电连接至所述第一封装衬底；

连接衬底，在所述第一封装衬底上，所述连接衬底与所述第一半导体芯片间隔开并围绕所述第一半导体芯片，所述连接衬底包括：

顺序堆叠的两个或更多个绝缘层；以及

多个导电结构，所述多个导电结构中的每个导电结构至少包括两个或更多个连接通道部分、以及彼此电连接的两个或更多个连接导电图案部分，所述两个或更多个连接通道部分分别穿透所述两个或更多个绝缘层中的相应绝缘层，所述两个或更多个连接导电图案部分分别在所述两个或更多个绝缘层中的相应绝缘层上；

多个第二连接元件，在所述连接衬底与所述第一封装衬底之间，所述多个第二连接元件将所述连接衬底电连接至所述第一封装衬底；

模具层，包封所述第一半导体芯片和所述连接衬底；以及

上部再分布图案，在所述模具层和所述第一半导体芯片上，所述上部再分布图案包括再分布通道部分以及再分布导电图案部分，所述再分布通道部分穿透所述模具层并电连接至所述多个导电结构中的相应导电结构，所述再分布导电图案部分在所述模具层上并连接至所述再分布通道部分。

2.根据权利要求1所述的半导体封装，其中，所述第一封装衬底还包括与所述第一封装衬底的第一表面相对的所述第一封装衬底的第二表面上的多个外部连接端子，并且所述多个第二连接元件之间的间距小于所述多个外部连接端子之间的间距。

3.根据权利要求1所述的半导体封装，其中，所述两个或更多个连接导电图案部分中的最下面的连接导电图案部分被所述两个或更多个绝缘层中的最下面的绝缘层暴露，并且所述两个或更多个连接导电图案部分中的最下面的连接导电图案部分经由所述多个第二连接元件中的相应第二连接元件电连接至所述第一封装衬底。

4.根据权利要求3所述的半导体封装，其中，所述两个或更多个连接导电图案部分中的最下面的连接导电图案部分的底表面与所述两个或更多个绝缘层中的最下面的绝缘层的底表面共面。

5.根据权利要求3所述的半导体封装，其中，所述两个或更多个连接导电图案部分中的最下面的连接导电图案部分的底表面高于所述两个或更多个绝缘层中的最下面的绝缘层的底表面。

6.根据权利要求1所述的半导体封装，还包括：

底填充层，在所述第一封装衬底与所述第一半导体芯片之间并且在所述第一封装衬底与所述连接衬底之间。

7.根据权利要求6所述的半导体封装，还包括：

第一下部绝缘层，在所述第一半导体芯片与所述底填充层之间并且在所述连接衬底与所述底填充层之间。

8.根据权利要求7所述的半导体封装，其中，所述多个第一连接元件和所述多个第二连接元件穿透所述第一下部绝缘层和所述底填充层。

9.根据权利要求7所述的半导体封装，还包括：

第二下部绝缘层，在所述第一下部绝缘层与所述模具层之间。