[发明专利]多个独立的串行链接存储器在审
申请号: | 201910482688.4 | 申请日: | 2006-09-29 |
公开(公告)号: | CN110047528A | 公开(公告)日: | 2019-07-23 |
发明(设计)人: | 金镇祺;潘弘柏 | 申请(专利权)人: | 考文森智财管理公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C16/06 |
代理公司: | 北京泛华伟业知识产权代理有限公司 11280 | 代理人: | 王勇;李科 |
地址: | 加拿大安大*** | 国省代码: | 加拿大;CA |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 链接 闪烁存储器 存储体 串行数据链接接口 半导体存储器 控制数据传输 存储器设备 回波信号线 存储器 串行链接 串行数据 串行通信 菊花链 级联 配置 虚拟 | ||
1.一种NAND闪烁存储器设备,包括:
第一端口,其被配置为接收时钟信号;
第二端口,其被配置为接收芯片选择信号;
第三端口,其被配置为接收第一控制信号;
第四端口,其被配置为接收第二控制信号;
多个闪烁存储体,每个闪烁存储体能够被独立地寻址并且包括多个可擦除块,每个可擦除块包括多个页面,每个页面包括多个闪烁存储单元;
至少一个公共数据端口,其被配置为当所述芯片选择信号处于活动低逻辑状态时在不同的时间接收命令数据和输入数据;
控制电路,其被配置为执行与所述命令数据对应的在多个闪烁存储体上的并发的存储器操作,所述并发的存储器操作包括配置为在第一存储体上执行的第一存储器操作和配置为在第二存储体上执行的第二存储器操作;
状态寄存器,其被配置为指示所述并发的存储器操作的状态;以及
锁存电路,其被配置为:
当所述第一控制信号被保持在活动逻辑电平并且所述第二控制信号被保持在非活动逻辑电平至少一段时间时锁存所述命令数据,所述命令数据在所述至少一个公共数据端口处被接收;以及
当所述NAND闪烁存储器设备处于双倍数据速率实现中时,与所述时钟信号的上升和下降沿同步地锁存所述输入数据。
2.根据权利要求1所述的NAND闪烁存储器设备,其中,所述第一存储器操作是页面编程操作,并且所述第二存储器操作是页面读操作。
3.根据权利要求1所述的NAND闪烁存储器设备,其中,所述第一存储器操作是页面编程操作,并且所述第二存储器操作是块擦除操作。
4.根据权利要求1所述的NAND闪烁存储器设备,其中,所述第一存储器操作是块擦除操作,并且所述第二存储器操作是页面读操作。
5.根据权利要求1所述的NAND闪烁存储器设备,其中,所述第一存储器操作和所述第二存储器操作都是页面编程操作。
6.根据权利要求1所述的NAND闪烁存储器设备,其中,所述第一存储器操作和所述第二存储器操作都是块擦除操作。
7.根据权利要求1所述的NAND闪烁存储器设备,其中,所述状态寄存器被配置为当所述第一存储器操作和所述第二存储器操作中的至少一个在进行中时指示忙碌状态。
8.根据权利要求1所述的NAND闪烁存储器设备,还包括纠错电路,其被配置为纠正从所述输入数据中检测到的错误。
9.根据权利要求1所述的NAND闪烁存储器设备,还包括数据寄存器,其被配置为临时存储所述输入数据。
10.根据权利要求1所述的NAND闪烁存储器设备,还包括第三输入,其被配置为接收复位信号,用于复位所述NAND闪烁存储器设备。
11.一种操作NAND闪烁存储器设备的方法,该NAND闪烁存储器设备包括多个存储体,所述方法包括:
接收时钟信号;
在多个接口中的一个处接收数据流,其中,所述数据流包括命令数据、地址数据和输入数据中的至少之一;
确定与所述数据流相关联的第一存储体和第二存储体;
根据所述地址数据对所述第一存储体和第二存储体进行寻址;
当所述NAND闪烁存储器设备处于双倍数据速率实现中时,与所述时钟信号的上升和下降沿同步地锁存所述输入数据;
执行与所述命令数据对应的在所述第一存储体上的第一存储器操作和在所述第二存储体上的第二存储器操作;以及
更新状态寄存器,该状态寄存器被配置为指示所述第一存储器操作和第二存储器操作的状态。
12.根据权利要求11所述的方法,其中,所述第一存储器操作是页面编程操作,以及所述第二存储器操作是页面读操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于考文森智财管理公司,未经考文森智财管理公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910482688.4/1.html,转载请声明来源钻瓜专利网。