[发明专利]一种可配置通道的数据处理系统及方法

说明书

本发明提出了一种可配置通道的数据处理系统及方法，所述方法包括：自定义配置功能模块中的数据处理通道数量为n；基于n个数据处理通道，生成n个数据处理通道与数据发送模块、数据接收模块之间的接口信号；将功能模块例化成n个数据处理通道，并使n个数据处理通道分别通过对应的接口信号与数据发送模块、数据接收模块进行信号连接；数据发送模块复用发送数据代码，并根据预定规则向功能模块中的n个数据处理通道发送待处理的数据包；数据接收模块复用接收数据代码，并根据预定规则接收功能模块中的n个数据处理通道处理过的数据包。本发明能够在不修改代码的前提下，实现新增或减少数据处理通道，且代码可以复用，节约书写代码的时间，提高处理效率。

技术领域

本发明涉及数据安全技术领域，尤其涉及一种可配置通道的数据处理系统及方法。

背景技术

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

在信息安全日益受到人们重视的信息化时代，数据处理及存储产品要求不止具有处理数据的功能，还需要具有病毒防护和加解密的功能。针对此项要求，目前市场上有软件加解密和硬件加解密两种方案，而其中硬件加解密由于其速度快，安全性高而受到研究者的重视。

现有技术中，硬件加解密较多地采用FPGA实现。一次加解密任务可能会包含多个待处理的数据包，多次加解密任务也可能需要同时处理，为了实现对多个数据包进行并行加解密处理，通常会配置多个数据处理通道。传统上，为了满足对上述多个数据包的并行加解密处理模式，通常会配置适当数量、适当比例的数据处理通道；待下一次任务处理时，数据处理通道可能需要重新例化。同时，在数据发送端和数据接收端需要添加代码及接口信号，以适配多个数据处理通道。然而，由于不同的处理任务，可能会配置不同的数据处理通道，从而导致每个数据处理通道对应代码及接口信号需要重复添加，占用操作人员较多时间去书写代码，且处理效率不高。

发明内容

鉴于上述内容，有必要提供一种可配置通道的数据处理系统及方法，其数据处理通道是可以自定义配置的，有效提高了数据加解密处理的效率。

本发明第一方面提出一种可配置通道的数据处理系统，所述数据处理系统包括：数据发送模块、功能模块以及数据接收模块；

所述功能模块，包括至少一个数据处理通道，每个数据处理通道能够对数据包进行一次独立的运算处理，且至少一个数据处理通道的数量是可配置的；

所述数据发送模块，用于接收来自外部的数据包并进行缓存处理，以待所述功能模块读取；添加有发送数据代码及第一接口信号，通过所述第一接口信号与至少一个数据处理通道连接，通过所述发送数据代码向至少一个数据处理通道发送待处理的数据包；

所述数据接收模块，用于接收所述功能模块中每个数据处理通道处理过的数据包；添加有接收数据代码及第二接口信号，通过所述第二接口信号与至少一个数据处理通道连接，通过所述接收数据代码接收至少一个数据处理通道处理过的数据包。

本方案中，每一个数据处理通道能够采用消息摘要算法实现对数据包的数字签名及验证、消息认证码生成及验证，和/或，采用对称密码算法对数据包进行加解密处理。

进一步的，每个数据处理通道包括前缓存区、数据处理区以及后缓存区；

所述前缓存区位于所述数据处理区的前端，其用于对流入的数据包进行预存，以对所述数据处理区进行不间断的供应数据包；

所述数据处理区用于对数据包进行运算处理；

所述后缓存区位于所述数据处理区的后端，其用于对所述数据处理区处理过的数据包进行暂存，以备所述数据接收模块获取。