[发明专利]一种DDD UHV MOS器件结构及其制造方法在审
| 申请号： | 201910486636.4 | 申请日： | 2019-06-05 |
| 公开（公告）号： | CN110148564A | 公开（公告）日： | 2019-08-20 |
| 发明（设计）人： | 田武;许文山;孙超 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/45 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 党丽 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 源漏区 金属硅化物层 浅掺杂区 接触塞 衬底 击穿电压 降低器件 接触电阻 良好接触 器件性能 外围电路 整体功耗 源漏 制造 申请 | ||
1.一种DDD UHV MOS器件结构的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极，在所述栅极两侧的衬底中形成有浅掺杂区；
在所述浅掺杂区形成源漏区；
在所述源漏区形成金属硅化物层。
2.根据权利要求1所述的方法，其特征在于，所述在所述源漏区形成金属硅化物层，包括：
形成暴露所述源漏区的掩膜层；
以所述掩膜层为掩蔽，通过金属硅化工艺在所述源漏区形成所述金属硅化物层。
3.根据权利要求2所述的方法，其特征在于，所述掩膜层暴露部分所述源漏区。
4.根据权利要求1所述的方法，其特征在于，所述栅极为多晶硅或非晶硅，所述方法还包括：
在所述栅极形成金属硅化物层。
5.根据权利要求4所述的方法，其特征在于，所述在所述栅极形成金属硅化物层，包括：
形成暴露所述栅极的掩膜层；
以所述掩膜层为掩蔽，通过金属硅化工艺在所述栅极形成所述金属硅化物层。
6.根据权利要求5所述的方法，其特征在于，所述掩膜层暴露部分所述栅极。
7.一种DDD UHV MOS器件结构，其特征在于，包括：
衬底；
所述衬底上的栅极；
所述栅极两侧衬底中的浅掺杂区，所述浅掺杂区中的源漏区；
所述源漏区的金属硅化物层。
8.根据权利要求7所述的器件结构，其特征在于，所述金属硅化物层覆盖部分所述源漏区。
9.根据权利要求7所述的器件结构，其特征在于，所述栅极为多晶硅或非晶硅，所述器件还包括：
所述栅极上的金属硅化物层。
10.根据权利要求9所述的器件结构，其特征在于，所述金属硅化物层覆盖部分所述栅极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910486636.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制造方法
- 下一篇：一种BGA芯片重复利用的植球简化方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
