[发明专利]存储器及其形成方法

说明书

本发明提供了一种存储器及其形成方法。存储器中的位线，其第一导电层的宽度尺寸小于其上方的第二导电层的宽度尺寸，从而可以使相邻位线之间的底部间隔尺寸大于其顶部间隔尺寸。如此，即可以在满足第二导电层的宽度尺寸以保证位线的传输性能的基础上，同时增加相邻位线之间的底部间隔尺寸，有利于进一步增加填充于相邻位线之间的存储节点接触部的底部尺寸。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。以及，存储器中通常具有多条字线和位线，以用于控制被选定的存储晶体管。

图1是现有的存储器的结构示意图，如图1所示，现有的存储器中，其位线BL包括由下至上依次堆叠设置的多个膜层，并且各个膜层的宽度尺寸均一致。具体而言，在形成位线BL时，是基于同一掩膜图案层，并且通常是利用各向异性刻蚀工艺刻蚀各个膜层，以实现掩膜图案层中的图形可以精确的复制至各个膜层中。

然而，随着存储器尺寸的不断缩减，相邻位线BL之间的间隔空间受到限制，这将会导致后续填充在相邻位线BL之间的存储节点接触部的尺寸较小，不利于存储节点接触部与有源区的电性连接，而若直接减小位线的宽度尺寸，则必然会导致位线的传输性能受到影响。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器在面对位线的传输性能和相邻位线之间的间隔尺寸时，难以平衡的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底中形成有多个有源区，以及所述衬底中还形成有多个位线接触窗，所述位线接触窗中暴露有至少部分所述有源区；以及，

多条位线，形成在所述衬底上，所述位线沿着第一方向延伸并和相应的有源区相交，其中所述位线包括由下至上堆叠设置的第一导电层和第二导电层，并且所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，以及所述位线中与所述有源区相交的部分构成位线接触部，所述位线接触部中的第一导电层的底部延伸至所述位线接触窗中。

基于如上所述的存储器，本发明还提供了一种存储器的形成方法，包括：

提供一衬底，所述衬底中形成有多个有源区；

形成多个位线接触窗在所述衬底中，所述位线接触窗暴露出至少部分出所述有源区；

依次形成一第一导电材料层和一第二导电材料层在所述衬底上，并填充所述位线接触窗，以及形成图形化的掩膜图案层在所述第二导电材料层上，所述掩膜图案层包括多条掩膜线条，所述掩膜线条沿着第一方向延伸；

以所述掩膜图案层为掩膜执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀所述第二导电材料层，以形成图形化的第二导电层；以及，

执行第二刻蚀工艺，所述第二刻蚀工艺包括刻蚀所述第一导电材料层，以形成图形化的第一导电层，其中在执行所述第二刻蚀工艺的过程中，刻蚀剂侧向侵蚀位于所述第二导电层正下方的第一导电材料层，以使所形成的所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，并利用所述第一导电层和所述第二导电层构成存储器的位线。

在本发明提供的存储器中，可通过缩减位线中的第一导电层的宽度尺寸，以使第一导电层相对于其上方的第二导电层具备更小的宽度尺寸，从而增加了相邻位线之间的底部间隔尺寸，并且可以使第二导电层的具备足够的宽度尺寸，此时仍能够保障位线的传输性能。或者，还可以在增加了第二导电层的宽度尺寸的基础上，缩减第一导电层的宽度尺寸，以使第一导电层的宽度尺寸小于第二导电层的宽度尺寸，如此一来，即可以在满足相邻位线之间的底部间隔尺寸的基础上，进一步降低第二导电层的电阻率，有利于提高位线的传输性能。