[发明专利]一种柔性SOI器件结构及其制备方法

说明书

本发明提供一种柔性SOI器件结构及其制备方法，该结构自下而上依次包括：柔性衬底；第一背栅区、第二背栅区以及背栅间隔离部；绝缘埋层；位于绝缘埋层上方的第一有源区、第二有源区，以及器件隔离部，该第一、第二有源区分别包括：栅区、位于栅区下的体区、以及分别位于体区横向两端的源极和漏极；位于最上方的层间介质层；以及依次贯穿层间介质层、器件隔离部以及绝缘埋层的接触孔，接触孔中填充导电材料形成接触部，通过接触部对第一背栅区和第二背栅区施加偏压；其中，第一背栅区和第二背栅区通过背栅间隔离部彼此电隔离。本发明通过增加背栅间隔离部，实现背栅器件的独立调制，同时本发明还实现了该柔性SOI器件结构的柔性化制备。

技术领域

本发明属于半导体制造技术领域，更具体地涉及一种柔性SOI器件结构及其制备方法。

背景技术

柔性电子技术以其突出的可延展性、便携性和适应性，成为电子产业界和学术界的研究热点。特别是将硅基刚性材料与柔软衬底结合，使电子器件在保持原有高性能和高可靠性的同时具备柔性和可延展性，具有工程化应用价值。由于绝缘体上硅(SOI，Silicon-on-Insulator)技术通过在单晶硅器件层和硅衬底之间引入绝缘埋层(BOX，BuriedOxide)，实现了完全的介质隔离，具有闩锁免疫、速度高、功耗低、集成度高、耐高温等优点。在辐射电路应用中，由于SOI MOS器件制备在较薄的顶层硅中，具有极小的结面积，在抗瞬时辐照和抗单粒子翻转方面具有显著优势。且集成电路工艺成熟，将SOI器件与柔性衬底结合，是实现更大基板上以更低成本制备特征尺寸更小的柔性器件的有效技术途径。

但是同时由于引入BOX层，SOI器件增加了背栅效应，背栅效应会导致MOS器件的阈值电压改变。目前通过在支撑衬底中形成可控的背栅区以实现对背栅效应的控制，但工艺步骤较为复杂，隔离性不足，会导致背栅对阈值电压的调整效果也会受到影响。另外在总剂量辐照下，辐射在BOX层中俘获并累积陷阱正电荷，从而会诱导背栅沟道提前开启，导致背栅阈值电压漂移、跨导特性退化和关态漏电流增加等问题，进而影响器件的性能，降低了SOI电路在辐射环境中的使用寿命及可靠性。

发明内容

本发明的目的是提供一种柔性SOI器件结构及其制备方法，从而解决现有技术中背栅器件的制备工艺复杂、背栅隔离性较差的问题。

为了解决上述技术问题，本发明采用以下技术方案：

根据本发明的第一方面，提供一种柔性SOI器件结构，所述柔性SOI器件结构自下而上依次包括：柔性衬底；位于所述柔性衬底上方的第一背栅区、第二背栅区以及背栅间隔离部；位于所述第一背栅区、第二背栅区以及背栅间隔离部上方的绝缘埋层；位于所述绝缘埋层上方的第一有源区、第二有源区，以及位于所述第一、第二有源区外端以及两者之间的器件隔离部，所述第一、第二有源区分别包括：栅区、位于栅区下的体区、以及分别位于所述体区横向两端的源极和漏极；位于最上方的填充所述栅区之间的间隙的层间介质层；以及依次贯穿所述层间介质层、器件隔离部以及绝缘埋层的接触孔，所述接触孔的底部分别抵接第一背栅区、第二背栅区的上表面，所述接触孔中填充导电材料形成接触部，通过所述接触部对所述第一背栅区和第二背栅区施加偏压；其中，所述第一背栅区和所述第二背栅区通过背栅间隔离部彼此电隔离。

所述背栅间隔离部分别位于所述第一背栅区、第二背栅区的横向两端以及第一背栅区和第二背栅区之间。

所述背栅间隔离部是不填充任何材料的空腔结构或者采用绝缘材料填充后形成的实心结构。

所述栅区包括形成于所述体区上的栅介质层以及位于所述栅介质层上的栅极。

根据本发明的优选实施方案，柔性衬底可以是柔性玻璃材料，柔性聚合物材料，或另一种适当的柔性衬底材料，包括不限于聚二甲基硅氧烷(PDMS)、聚酰亚胺(PI)等。