[发明专利]SM4加速处理器、方法和系统

权利要求书

1.一种处理器，包括：

用于存储单指令多数据SIMD数据的多个寄存器，包括第一寄存器和第二寄存器，所述第一寄存器用于存储第一源数据，所述第一源数据包括与SM4密码算法的四个在先的密钥扩展轮相对应的四个轮密钥，所述第二寄存器用于存储包括四个密钥生成常数的第二源数据；

解码单元，用于解码指令，所述指令具有用于指定所述第一寄存器的第一字段、用于指定所述第二寄存器的第二字段、和用于指定所述多个寄存器中的目的地寄存器的第三字段；以及

执行单元，与所述解码单元和所述多个寄存器耦合，所述执行单元用于：响应于所述指令的解码，生成结果并将所述结果存储在所述目的地寄存器中，所述结果包括与所述SM4密码算法的四个顺序的密钥扩展轮相对应的四个轮密钥，所述四个顺序的密钥扩展轮顺序地跟在所述四个在先的密钥扩展轮之后。

2.如权利要求1所述的处理器，其特征在于，所述执行单元用于生成与具有用于所述相应密钥扩展轮的值的密钥扩展线性替换函数的求值相一致的四个轮密钥的每一个轮密钥，所述值等于：所述值逻辑异或所述值左循环13位、逻辑异或所述值左循环23。

3.如权利要求1所述的处理器，其特征在于，所述执行单元响应于所述指令的解码，用于通过为所述相应的顺序的密钥扩展轮执行混合器替换来生成所述四个轮密钥的每一个轮密钥，其中，所述混合器替换包括作为非线性替换的结果的线性替换。

4.如权利要求1所述的处理器，其特征在于，所述第二源数据是128位的，并且包括：

位[31:0]中的用于所述四个在先的密钥扩展轮中的第四近的密钥扩展轮的第一密钥生成常数；

位[63:32]中的用于所述四个在先的密钥扩展轮中的第三近的密钥扩展轮的第二密钥生成常数；

位[95:64]中的用于所述四个在先的密钥扩展轮中的第二近的密钥扩展轮的第三密钥生成常数；以及

位[127:96]中的用于所述四个在先的密钥扩展轮中的最近的密钥扩展轮的第四密钥生成常数。

5.如权利要求1所述的处理器，其特征在于，所述结果是128位的，并且包括：

位[31:0]中的用于所述四个顺序的密钥扩展轮中的第四近的密钥扩展轮的第五轮密钥；

位[63:32]中的用于所述四个顺序的密钥扩展轮中的第三近的密钥扩展轮的第六轮密钥；

位[95:64]中的用于所述四个顺序的密钥扩展轮中的第二近的密钥扩展轮的第七轮密钥；以及

位[127:96]中的用于所述四个顺序的密钥扩展轮中的最近的密钥扩展轮的第八轮密钥。

6.如权利要求1所述的处理器，其特征在于，所述第一源数据包括位[31:0]中的第一轮密钥、位[63:32]中的第二轮密钥、位[95:64]中的第三轮密钥以及位[127:96]中的第四轮密钥，且其中，所述第二源数据具有位[31:0]中的第一密钥生成常数、位[63:32]中的第二密钥生成常数、位[95:64]中的第三密钥生成常数以及位[127:96]中的第四密钥生成常数，且其中，所述结果包括位[31:0]中的第五轮密钥，所述第五轮密钥等于所述第一轮密钥逻辑异或用第一输入求值的函数的第一输出，所述第一输入等于所述第二轮密钥逻辑异或所述第三轮密钥、逻辑异或所述第四轮密钥、逻辑异或所述第一密钥生成常数，所述第一输出等于第一值，所述第一值等于应用于所述第一输入的替换盒、逻辑异或所述第一值左循环13位、逻辑异或所述第一值左循环23位。