[发明专利]触发器及具有扫描端的触发器

说明书

本发明公开了一种触发器电路，包括：第一信号处理部，用于根据接收的工作信号生成并输出第一信号，第一信号处理部包括第一输入端和第一输出端；第一时钟控制部，用于在第一时钟信号的控制下输出所接收的信号；第一时钟控制部包括第一时钟输入端、第一时钟信号控制端和第一时钟输出端；第二时钟控制部，用于在第二时钟信号的控制下输出所接收的信号；第二时钟控制部包括第二时钟输入端、第二时钟信号控制端和第二时钟输出端；第二信号处理部，用于根据接收的信号生成并输出第二信号；第二信号处理部包括第二输入端和第二输出端。本发明的触发器电路可以运行在低电压工作条件下，且占用面积小，功耗少，可以满足物联网应用的速度和性能要求。

技术领域

本发明涉及电子电路技术领域，具体地，涉及一种触发器以及具有扫描端的触发器。

背景技术

目前物联网(IoT)技术不断蓬勃发展，对系统的要求越来越高。在物联网技术中，物联网应用芯片设计除了要满足性能上的需求，功耗和成本也是非常重要的设计指标。在芯片设计中，触发器电路的设计尤其重要。触发器电路大量应用于芯片设计中。通常，一款芯片中触发器的总面积占据芯片总面积的50％，甚至更多。因此，如何设计出超低功耗和超小面积的触发器对于目前和今后的物联网应用芯片的发展极其重要。

现有的触发器包括传输门触发器(Transmission-Gate Flip-Flop，TGFF)和自适应耦合触发器(adaptive-coupling flip-flop，ACFF)。

参照图1所示，现有的传输门触发器的电路设计中，需要设计本地时钟缓冲器。然而本地时钟缓冲器设计有规格较大的晶体管以提供足够的驱动能力，但是占用了较大面积且消耗大量的功耗。

参照图2所示，现有的自适应耦合触发器(adaptive-coupling flip-flop，ACFF)的电路设计中进行了进一步的改进。电路设计中采用单相时钟结构，而单相时钟结构不需要本地时间缓冲器。因此，与传输门触发器相比，自适应耦合触发器可以节省77％的能耗。然而，自适应耦合触发器虽然能耗有所减少，但是晶体管的数量相比传输门触发器的仅仅减少了2个，仍然消耗较高的功耗和占用较大的面积。

因此，如何设计出超低功耗和超小面积的触发器对于物联网应用芯片的发展极其重要。

发明内容

为解决上述现有技术存在的问题，本发明提供了一种。

为了达到上述发明目的，本发明采用了如下的技术方案：

根据本发明的一方面，提供了一种触发器电路，其特征在于，所述触发器电路包括：

第一信号处理部，用于根据接收的工作信号生成并输出第一信号，所述第一信号处理部包括用于接收工作信号的第一输入端，以及用于输出第一信号的第一输出端；

第一时钟控制部，用于在第一时钟信号的控制下输出所接收的信号，所述第一时钟控制部包括用于接收信号的第一时钟输入端、用于接收时钟信号的第一时钟信号控制端，以及用于在所述第一时钟信号的控制下输出所接收信号的第一时钟输出端；其中，所述第一时钟输入端与所述第一输出端连接；

第二时钟控制部，用于在第二时钟信号的控制下输出所接收的信号，所述第二时钟控制部包括用于接收信号的第二时钟输入端、用于接收时钟信号的第二时钟信号控制端，以及用于在所述第二时钟信号的控制下输出所接收的信号的第二时钟输出端；所述第二时钟输入端与所述第一时钟输出端连接；

第二信号处理部，用于根据接收的信号生成并输出第二信号，所述第二信号处理部包括用于接收信号的第二输入端，以及用于输出第二信号的第二输出端；所述第二输入端与所述第二时钟输出端连接；

其中，时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号与所述第二时钟信号的逻辑电平相反。