[发明专利]半导体检测结构及其形成方法、插塞缺陷的检测方法

说明书

一种半导体检测结构及其形成方法、以及插塞缺陷的检测方法，其中形成方法包括：提供衬底；在所述衬底表面形成第一介质层；在所述第一介质层内形成通孔和凹槽，且所述凹槽底部暴露出通孔，所述通孔底部暴露出衬底表面；在所述通孔和凹槽内填充导电材料，在所述通孔内形成插塞，在所述凹槽内形成导电线，且所述导电线与插塞相连接；刻蚀去除所述导电线，直至暴露出插塞顶部表面。所述方法有利于对所述半导体检测结构内的插塞进行缺陷检测时，避免成本浪费。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体检测结构的形成方法、插塞缺陷的检测方法。

背景技术

先进的集成电路制造工艺一般都包含几百步的工序，任何环节的微小错误将导致整个芯片的失效，特别是随着电路关键尺寸的不断缩小，其对工艺控制的要求越来越严格。因此，在生产过程中，为能及时地发现和解决问题，就必须配备相应的缺陷检测设备以对产品进行缺陷检测。

目前，电子束检测技术是通过电子束缺陷扫描仪(E-Beam defect scan tool)，以精确聚焦的电子束来探测缺陷的检测手段。其检测过程为：一、通过高压产生电子束，照射晶片，激发出二次电子、背散射电子和俄歇电子等(主要为二次电子)；二、二次电子被探测器感应并传送至图像处理器；三、处理后形成放大图像。电子束检测技术作为捕捉晶片缺陷的检测手段之一，其分辨率极高。经常被用于检测待测产品内的通孔缺陷的检测。

然而，现有对半导体检测结构内的插塞缺陷的检测方法，无法及时监控制程的异常，容易造成成本浪费。

发明内容

本发明解决的技术问题是提供一种半导体检测结构及其形成方法、以及插塞缺陷的检测方法，以便对所述半导体检测结构内的插塞进行缺陷检测时，避免成本浪费。

为解决上述技术问题，本发明提供一种半导体检测结构的形成方法，包括：提供衬底；在所述衬底表面形成第一介质层；在所述第一介质层内形成通孔和凹槽，且所述凹槽底部暴露出通孔，所述通孔底部暴露出衬底表面；在所述通孔和凹槽内填充导电材料，在所述通孔内形成插塞，在所述凹槽内形成导电线，且所述导电线与插塞相连接；刻蚀去除所述导电线，直至暴露出插塞顶部表面。

可选的，刻蚀去除所述导电线的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。

可选的，刻蚀去除所述导电线的工艺为湿法刻蚀工艺。

可选的，所述导电材料包括：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。

可选的，所述插塞和导电线的形成方法包括：在所述第一介质层表面形成第一掩膜层，所述第一掩膜层内具有第一开口；以所述第一掩膜层为掩膜，刻蚀所述第一介质层，在所述第一介质层内形成凹槽；在所述凹槽内、以及第一介质层表面形成第二掩膜层，所述第二掩膜层内具有第二开口，所述第二开口暴露出所述凹槽的部分底部表面；以所述第二掩膜层为掩膜，刻蚀所述第一介质层，直至暴露出衬底表面，在所述第一介质层内形成通孔；形成所述通孔之后，去除所述第二掩膜层；去除所述第二掩膜层之后，在所述通孔内、凹槽内、以及第一介质层表面形成导电材料膜，所述导电材料膜填充满所述通孔和凹槽；平坦化所述导电材料膜，直至暴露出第一介质层表面，在所述凹槽内形成所述导电线，在所述通孔内形成所述插塞。