[发明专利]一种串行通讯动态位恢复装置及方法

说明书

本发明公开了一种串行通讯动态位恢复装置及方法，锁相环电路基于本地时钟生成与串行码流波特率相同的四重以上错相时钟簇，在该错相时钟簇的控制下，过采锁存与同步电路对串行码流的进行过采样并将过采样数据同步至错相时钟簇的0°过采样数据时钟后得到过采样数据组，该过采样数据组存储在缓存寄存器组中。边沿跟踪电路根据缓存寄存器组中的过采样数据组监测串行码流的跳变边沿，当发现新的跳变边沿后则以该新的跳变边沿位置为边界通知数据恢复窗口电路调整数据恢复窗口以实现跳变边沿闭环跟踪。通过跳变边沿闭环跟踪从串行码流中恢复出有效串行数据位。本发明能解决现有方式无法利用低成本简单器件实现高速串行通讯的动态位恢复功能的技术问题。

技术领域

本发明涉及数据通讯技术领域，尤其是涉及一种应用于数据传输的串行通讯动态位恢复装置及方法。

背景技术

在应用对数据带宽不断增长的需求下，传统并行通讯接口受接口数量、接口频率、多引脚一致性等因素影响，越来越难以满足芯片间高速数据互联的需求。而高速异步串行通讯以其高带宽、低引脚开销越来越受到应用人员的欢迎。高速异步串行通讯技术中，没有专用的信道用于传输数据的同步时钟信息。因此，为了从数据流中正确地恢复数据位，需要从码流中恢复出与数据位同步的时钟信息，从而实现对数据的准确恢复。为实现这一目的，通常的做法为通过采用自同步编码(曼彻斯特编码)或跳变丰富的编码类型实现在发送端的数据流中注入与数据同步的时钟信息，在接收端则通过专用锁相环电路实现对编码所包含时钟信息频率和相位的跟踪，并直接恢复出与数据同步的锁定同步时钟，用于实现数据的有效恢复。这便是该领域常用的高速串行通讯接收端的CDR(ClockDataRecovery)技术，其本质是从码流中恢复出一路独立的锁存同步信号，用于实现在准确位置对数据位的采样恢复。

通常情况下，CDR采用的锁相环电路结构与传统锁相环相比，除鉴相鉴频器、电荷泵、环路滤波器，以及压腔振荡器等基本结构外，还需要专用的相位锁相闭环电路，用于实现对同步时钟的相位跟踪，以保证采样时刻的正确性。但是，这种锁相环电路结构复杂，一般不具备SerDes(高速串行收发器)功能的PLD器件内部无法直接提供。而FPGA和CPLD等逻辑芯片以其灵活的可编程特性，成为越来越多专业设计人员用于实现非标准接口高速接口高带宽互联的选择。基于专用CDR锁相环的多路高速串行ASIC芯片从功能上可实现高速异步串行通讯数据流的同步恢复，但其对硬件资源的要求很高，无法在普通FPGA/CPLD器件上实现。同时，在具备专用CDR锁相环跟踪电路的FPGA/CPLD器件中，受成本、功耗、面积限制芯片往往仅提供个位数级别的锁相环资源。当需要在单一器件内实现的高速串行通讯通道数大于芯片能提供的专用锁相环数量时，无法通过单芯片设计得到满足而须改为多芯片结构，这也在一定程度上限制了应用的灵活性并增加了设计的复杂度，从而提高了产品的成本。

在现有技术中，主要有以下技术方案与本发明申请相关：

该现有技术为本申请人中车株洲电力机车研究所有限公司于2017年07月25日申请，并于2019年02月01日公开，公开号为CN109298969A的中国发明申请《一种串行通讯数据恢复方法及系统》。该发明申请公开了一种通讯数据恢复方法，包括：接收通讯数据，在通讯数据一个数据位的发送周期内进行多次数据采样获取多个采样数据；根据同一发送周期的多个采样数据确定相应数据位的数据。根据该发明的方法，可以大大降低数据恢复的错误率，提高了串行通讯的稳定性和安全性，同时方法流程简单，具有较高的实用价值和推广价值。但是，该发明申请技术方案主要涉及串行通讯中一种基于过采样数据的投票判决型位恢复方法，而无法实现高速串行通讯动态位的准确恢复。

发明内容

有鉴于此，本发明的目的在于提供一种串行通讯动态位恢复装置及方法，以解决现有方式无法利用低成本简单器件实现高速串行通讯的动态位恢复功能的技术问题。