[发明专利]填埋式三维金属-氧化物场效应晶体管及制备方法

说明书

本发明提供一种填埋式三维金属‑氧化物场效应晶体管及制备方法，制备方法包括：1)提供一半导体衬底，于所述半导体衬底中刻蚀出至少一个沟槽；2)于所述沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述沟槽交叉；3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述沟槽与所述源区及漏区连接或交叠。本发明在源区及漏区之间的栅极下方形成沟槽，将栅极的沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。

技术领域

本发明属于半导体集成电路设计及制造领域，特别是涉及一种填埋式三维金属-氧化物场效应晶体管及制备方法。

背景技术

随着器件尺寸的缩小，当MOS管沟道缩短到一定程度，就会出现短沟道效应，其主要表现在MOS管沟道中的载流子出现速度饱和现象。在MOS管沟道较长、电场较小的情况下，载流子的速度正比于电场，即载流子的迁移率是个常数。然而在沟道电场强度很高情况下，载流子的速度将由于散射效应而趋于饱和。广义的短沟道效应包括：

1)阈值电压随沟道长度的减小以及沟道长度的变窄而变化，短沟道MOS器件随沟道长度变小，阈值电压减小；窄沟道MOS器件随沟道宽度变小，阈值电压增大。

2)沟道电场因沟道变短而增大导致迁移率调制效应，使载流子速度饱和，饱和漏源电压和饱和漏电流相比于长沟道的理论之减小。

3)亚阈特性变坏，例如：影响阈值电压的短沟、窄沟效应沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阈值电压增加变得十分显著。短沟道器件阈值电压对沟道长度的变化非常敏感。迁移率场相关效应及载流子速度饱和效应低场下迁移率是常数，载流子速度随电场线性增加。高场下迁移率下降，载流子速度达到饱和，不再与电场有关。速度饱和对器件的影响一个是使漏端饱和电流大大降低，另一个是使饱和电流与栅压的关系不再是长沟道器件中的近平方关系，而是线性关系。影响器件寿命的热载流子效应器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子容易越过Si-SiO₂势垒，注入到氧化层中，不断积累，改变阈值电压，影响器件寿命；在漏附近的耗尽区中与晶格碰撞产生电子空穴对，对NMOS管，碰撞产生的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总电流成为饱和漏电流与衬底电流之和。衬底电流越大，说明沟道中发生的碰撞次数越多，相应的热载流子效应越严重。热载流子效应是限制器件最高工作电压的基本因素之一。

4)亚阈特性退化，器件夹不断，亚阈区泄漏电流使MOSFET器件关态特性变差，静态功耗变大。在动态电路和存储单元中，它还可能导致逻辑状态发生混乱。因而由短沟道引起的漏感应势垒降低效应成为决定短沟道MOS器件尺寸极限的一个基本物理效应。

为了提高器件性能，业界通常使用高K/金属栅来减小栅极厚度，增大饱和电流；或者制备鳍式场效应晶体管增大沟道表面积。如今40纳米以下的技术的研究集中在高金属栅领域，其工艺复杂，制造难度较大。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种填埋式三维金属-氧化物场效应晶体管及制备方法，以在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。

为实现上述目的及其他相关目的，本发明提供一种填埋式三维金属-氧化物场效应晶体管的制备方法，所述制备方法包括步骤：1)提供一半导体衬底，于所述半导体衬底中刻蚀出至少一个沟槽；2)于所述沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述沟槽交叉；3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述沟槽与所述源区及漏区连接或交叠。