[发明专利]有限域大整数乘法器及基于SSA算法的大整数乘法的实现方法

权利要求书

1.有限域大整数乘法器，其特征在于，所述大整数乘法器为基于SSA算法的768K-bit大整数乘法器，其包括：

用于接收第一输入数据的第一输入端；

用于接收第二输入数据的第二输入端；

输出端；

第一有限域处理模块和第二有限域处理模块，用于对接收到的输入数据进行NTT变换处理；

控制模块，用于对第一输入数据和第二输入数据进行排序处理，并将排序后的第一输入数据输出至第一有限域处理模块，将排序后的第二输入数据输出至第二有限域处理模块，以及从所述第二有限域处理模块获取NTT变换处理后的第二输入数据输出至所述第一有限域处理模块；和

进位处理模块，用于对经过NTT逆变换处理的数据进行进位处理，生成最终计算结果通过所述输出端输出；

其中，所述第一有限域处理模块还用于对NTT变换处理后的第一输入数据和NTT变换处理后的第二输入数据进行点积模乘计算，并对点积模乘计算的计算结果进行NTT逆变换处理后输出至上述进位处理模块。

2.根据权利要求1所述的有限域大整数乘法器，其中，所述第一有限域处理模块和第二有限域处理模块均实现为包括用于对输入数据进行第一级运算处理的第一级处理组件和用于对第一级运算处理结果进行第二级运算处理的第二级处理组件，其中

所述第一级处理组件包括六十四个连续的1024点NTT处理单元，所述1024点NTT处理单元由两级基-32点NTT处理单元串行而成；

所述第二级处理组件包括用于进行模乘运算的模乘法器和基-64点NTT处理单元。

3.根据权利要求2所述的有限域大整数乘法器，其中，所述基-32点NTT处理单元实现为包括三十二个移位单元和树形大数求和处理单元，所述基-64点NTT处理单元实现为包括六十四个移位单元和树形大数求和处理单元；

所述移位单元用于对输入数据进行移位运算，并输出移位后的数据至所述树形大数求和处理单元；

所述树形大数求和处理单元用于对移位运算后的输出数据进行累加求和运算，得到求和结果输出。

4.根据权利要求3所述的有限域大整数乘法器，其中，所述树形大数求和处理单元包括

32输入四级串联结构的进位保留加法器，用于对移位处理后的数据进行加法运算；

模约减器，用于对所述进位保留加法器的加法运算结果进行位数转换；

模加器，用于对位数转换后的数据进行模加法运算，得到求和结果输出。

5.根据权利要求2至4任一项所述的有限域大整数乘法器，其中，还包括用于存储运算数据的存储模块，所述存储模块包括

第一存储单元，用于1024点NTT处理单元和基-64点NTT处理单元的运算数据；和

第二存储单元，用于存储基-32点NTT处理单元和基-64点NTT处理单元的旋转因子。

6.根据权利要求5所述的有限域大整数乘法器，其特征在于，所述第一存储单元实现为六十四个RAM存储组，每个RAM存储组包括三十二个RAM存储器。

7.根据权利要求6所述的有限域大整数乘法器，其特征在于，所述第二存储单元实现为一个ROM存储器。

8.根据权利要求5所述的有限域大整数乘法器，其特征在于，所述第一有限域处理模块和第二有限域处理模块设置为共用所述第二存储单元。

9.根据权利要求6所述的有限域大整数乘法器，其特征在于，所述控制模块，包括：

预处理单元，用于对获取的第一输入数据和第二输入数据分别进行分组和排序处理，生成32K个样本数据组分别存储至相应的三十二个RAM存储器中；和

读写单元，用于利用同址运算和无冲突算法获取所述输入数据的读写地址，对输入数据进行读写操作输出至所述第一有限域变换模块和第二有限域变换模块。