[发明专利]一种视频处理系统

说明书

本发明公开了一种视频处理系统，包括有视频采集模块和视频图像算法模块，所述视频采集模块包括有FPGA芯片，所述FPGA芯片连接有存储模块、视频输入处理芯片，所述视频输入处理芯片外接有摄像头，所述视频图像算法模块包括有图像预处理，所述图像预处理连接有显示模块，所述图像预处理与FPGA芯片连接，所述FPGA芯片集成有Power PC 405处理器、千兆位高速串行收发模块、可配置逻辑模块、数字时钟管理器，本发明涉及视频处理技术领域。本发明，解决现有视频处理系统不能够实时采集并高清显示的问题。

技术领域

本发明涉及视频处理技术领域，特别是涉及一种视频处理系统。

背景技术

在计算机上播放和录制视频，可以将家庭电影复制到计算机，使用视频和音频剪贴工具进行编辑、剪辑、增加一些很普通的特效效果，使视频可观赏性增强，称之为视频处理。

现有技术中，视频图像处理主要用PC机来做实时图像处理，由于PC机的结构是基于冯·诺依曼的复杂指令计算机，本质上是顺序执行指令，不能实现并行处理，故实时性很差。

发明内容

为了解决现有视频处理系统不能够实时采集并高清显示的问题，本发明的目的是提供一种视频处理系统。

为了实现上述目的，本发明采用如下技术方案：一种视频处理系统，包括有视频采集模块和视频图像算法模块，所述视频采集模块包括有FPGA芯片，所述FPGA芯片连接有存储模块、视频输入处理芯片，所述视频输入处理芯片外接有摄像头，所述视频图像算法模块包括有图像预处理模块，所述图像预处理模块连接有显示模块，所述图像预处理模块与FPGA芯片连接，所述FPGA芯片集成有Power PC 405处理器、千兆位高速串行收发模块、可配置逻辑模块、数字时钟管理器。

优选的，所述视频输入处理芯片为SAA7113芯片，采用l2C总线与FPGA芯片传输连接，传输方式为串行8位传输方式和双向传输方式。

优选的，所述FPGA芯片以奇数场和偶数场分别传输并还原成一幅完整的图像，再将数据存储于存储模块，采用Verilog语言编写出FPGA芯片采集基数据流的程序。

优选的，所述存储模块为分布式存储器结构，由CLB中的查找表实现，每个CLB有8个UJT，可以构成8个16X 1或128X 1、64×2的存储器。

优选的，所述图像预处理模块采用图像平滑滤波和图像锐化滤波图像增强算法，平滑滤波进行模糊处理和减小噪声，采用低通滤波器实现，锐化滤波增强被模糊的细节边缘，采用高通滤波器实现，图像增强算法是对图像模板下面的像素与模板系数的乘积求和，图像增强算法包括有以下步骤：

步骤一：将模板在图像中漫游，并将模板中心与图像中某个像素重合；

步骤二：将模板上系数与模板下对应像素相乘；

步骤三：将所有乘积相加；

步骤四：将模板的输出响应赋值给图中对应模板中心位置的像素。

优选的，所述Power PC 405处理器、千兆位高速串行收发模块、可配置逻辑模块、数字时钟管理器均嵌入FPGA芯片中。

与现有技术相比，本发明实现的有益效果：该视频处理系统能够实时采集、实时并行处理，并且能够实时高清显示；该视频处理系统可以实现图像极大的并行处理能力，速度可以比PC机和数字信号处理芯片快。

附图说明

以下结合附图和具体实施方式来进一步详细说明本发明：

图1为本发明的整体的示意图；

图2为本发明的FPGA芯片集成的示意图；

图3为本发明的图像增强算法步骤的示意图。