[发明专利]高性能FPGA加法

权利要求书

1.集成器件上的加法器电路，所述加法器电路包括：

被配置为接收第一输入和第二输入的输入电路；

通信耦合至所述输入电路的第一算术逻辑电路，其中，所述第一算术逻辑电路被配置为：

确定所述第一输入的第一位与所述第二输入的第一位的第一总和；并且

至少部分地基于所述第一总和确定传播信号和生成信号；以及

通信耦合至所述第一算术逻辑电路的输出电路，其中，所述输出电路被配置为同时输出所述生成信号、所述传播信号和所述第一总和。

2.根据权利要求1所述的加法器电路，包括通信耦合至所述输入电路的第二算术逻辑电路，其中，所述第二算术逻辑电路包括传播逻辑路径电路和生成逻辑路径电路，并且其中，所述第二算术逻辑电路被配置为：

确定所述第一输入的第二位与所述第二输入的第二位的第二总和；

至少部分地基于所述第二总和确定附加传播信号和附加生成信号；

将所述附加传播信号路由至所述传播逻辑路径电路；以及

将所述附加生成信号路由至所述生成逻辑路径电路。

3.根据权利要求2所述的加法器电路，其中，所述第一算术逻辑电路通信耦合至所述传播逻辑路径电路和所述生成逻辑路径电路，并且其中，所述第一算术逻辑电路被配置为：

经由所述传播逻辑路径电路接收所述附加传播信号；

经由所述生成逻辑路径电路接收所述附加生成信号；

至少部分地基于所述附加传播信号确定所述传播信号；以及

至少部分地基于所述附加生成信号确定所述生成信号。

4.根据权利要求3所述的加法器电路，其中，所述第一算术逻辑电路经由基于实例的连接而通信耦合至所述生成逻辑路径电路。

5.根据权利要求1所述的加法器电路，包括通信耦合至所述输出电路的输出路径电路，其中，所述输出路径电路包括被配置为接收所述生成信号或所述传播信号之一以及所述第一总和的复用器。

6.根据权利要求1所述的加法器电路，包括：

通信耦合至所述输入电路的第二算术逻辑电路，其中，所述第二算术逻辑电路被配置为：

确定所述第一输入的第二位与所述第二输入的第二位的第二总和；并且

至少部分地基于所述第二总和确定附加传播信号；以及

通信耦合至所述第二算术逻辑电路的附加输出电路，其中，所述输出电路被配置为同时输出所述附加传播信号和所述第二总和。

7.根据权利要求1所述的加法器电路，其中，所述传播信号包括附加传播信号的第一部分，其中，所述第一算术逻辑电路被配置为接收所述附加传播信号的第二部分，并且其中，所述第一算术逻辑电路被配置为至少部分地基于所述附加传播信号的所述第一部分和所述第二部分的逻辑与来计算所述附加传播信号。

8.根据权利要求1所述的加法器电路，其中，所述生成信号包括由所述第一总和得到的进位输出信号。

9.根据权利要求1所述的加法器电路，其中，所述第一算术逻辑电路被配置为独立于所述生成信号确定所述传播信号。

10.根据权利要求1所述的加法器电路，其中，所述输出电路包括第一输出电路和第二输出电路，其中，所述第一输出电路被配置为同时输出所述生成信号的第一部分和所述传播信号的第一部分，并且其中，所述第二输出电路被配置为同时输出所述传播信号的第二部分和所述生成信号的第二部分。

11.根据权利要求1所述的加法器电路，包括进位跳跃结构，其中，所述进位跳跃结构包括传播逻辑路径电路和生成逻辑路径电路。

12.根据权利要求11所述的加法器电路，其中，所述生成逻辑路径电路包括进位链电路。

13.根据权利要求11所述的加法器电路，其中，所述传播逻辑路径电路包括选择电路。